JPS61182149A - カウンタバツクアツプ方式 - Google Patents
カウンタバツクアツプ方式Info
- Publication number
- JPS61182149A JPS61182149A JP60021414A JP2141485A JPS61182149A JP S61182149 A JPS61182149 A JP S61182149A JP 60021414 A JP60021414 A JP 60021414A JP 2141485 A JP2141485 A JP 2141485A JP S61182149 A JPS61182149 A JP S61182149A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- memory
- access
- data
- transaction data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Financial Or Insurance-Related Operations Such As Payment And Settlement (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は取引データを電源−断等に対処するため、取引
データを入力するメモリと、これをコピイするメモリお
よびそれぞれをアクセスするカウンタでアクセスし、瞬
断前の取引データを保障するようにしたカウンタバック
アップ方式に関するものである。
データを入力するメモリと、これをコピイするメモリお
よびそれぞれをアクセスするカウンタでアクセスし、瞬
断前の取引データを保障するようにしたカウンタバック
アップ方式に関するものである。
従来、銀行端末の取引装置では取引データが電源瞬断等
によシ失なわれることを防止するため、同一内容のアド
レスカウンタでアクセスする１対のメモリをもっている
。第６図に示すように、取引装置！１１はＣＰＵ ２の
制御下にプリンタ（ＰＲ）３．カードリーダ（ＯＲ）４
．ディスプレー（ＤＰＬ）６ 、キーボード（ＫＢ）７
が設けられ、カプラ５を介し゛Ｃ上位装置に接続される
。この場合の取引データに対し、電源瞬断時に対処する
ため、インタフェイス（ＩＰ）を介してバッテリ（ＢＡ
Ｔ）バックアップした外部装［１０内に２つのカウンタ
（人）１１．（Ｂ）１２を有し、同番号で示す各バブル
メモリ（ＢＢＬ）にアクセスさせる。カウンタアクセス
時には、まずカウンタ（Ａ）１１に取引データを入力、
ライトしカウンタ（Ａ）１１のライト修了後にカウンタ
（Ａ）１１のアドレス全体をカウンタ（Ｂ）１２ヘコピ
イする。カウンタ（Ａ）１１よルカウンタ（Ｂ） １２
へのコピイ中の電源瞬断ては電源再投入時にカウンタ（
Ａ）１１よ）カウンタ（Ｂ）１２への再コピイを行なう
ことにより、瞬断を除去しカウンタのアクセスは正常に
進行する。
によシ失なわれることを防止するため、同一内容のアド
レスカウンタでアクセスする１対のメモリをもっている
。第６図に示すように、取引装置！１１はＣＰＵ ２の
制御下にプリンタ（ＰＲ）３．カードリーダ（ＯＲ）４
．ディスプレー（ＤＰＬ）６ 、キーボード（ＫＢ）７
が設けられ、カプラ５を介し゛Ｃ上位装置に接続される
。この場合の取引データに対し、電源瞬断時に対処する
ため、インタフェイス（ＩＰ）を介してバッテリ（ＢＡ
Ｔ）バックアップした外部装［１０内に２つのカウンタ
（人）１１．（Ｂ）１２を有し、同番号で示す各バブル
メモリ（ＢＢＬ）にアクセスさせる。カウンタアクセス
時には、まずカウンタ（Ａ）１１に取引データを入力、
ライトしカウンタ（Ａ）１１のライト修了後にカウンタ
（Ａ）１１のアドレス全体をカウンタ（Ｂ）１２ヘコピ
イする。カウンタ（Ａ）１１よルカウンタ（Ｂ） １２
へのコピイ中の電源瞬断ては電源再投入時にカウンタ（
Ａ）１１よ）カウンタ（Ｂ）１２への再コピイを行なう
ことにより、瞬断を除去しカウンタのアクセスは正常に
進行する。
また、カウンタ（Ａ）１１のライト中の電源瞬断てＶｉ
’＝源再投入時に、カウンタ（Ｂ） １２からカウンタ
（Ａ）１１ヘコピイを行なうことにより、瞬断の取引の
前の取引までのカウンタアドレスが保障される。
’＝源再投入時に、カウンタ（Ｂ） １２からカウンタ
（Ａ）１１ヘコピイを行なうことにより、瞬断の取引の
前の取引までのカウンタアドレスが保障される。
上記バックアップ方式では、カウンタ（Ａ）１１．カウ
ンタ（Ｂ） １２でアクセスするメモリは何れもバブル
メモリが用いられる。
ンタ（Ｂ） １２でアクセスするメモリは何れもバブル
メモリが用いられる。
バブルメモリは低速ではあるが、リフレッシュの必要が
なく長時間の保存に適している。そしてこのバブルメモ
リヲカウンタとともに外部装置１０に格納しておくこと
はその内容を他の装置で自由に使用できるという利点が
ある。
なく長時間の保存に適している。そしてこのバブルメモ
リヲカウンタとともに外部装置１０に格納しておくこと
はその内容を他の装置で自由に使用できるという利点が
ある。
〔発明が解決しようとする問題点〕
上述のように、電源瞬断等に対処するため、外部装置に
設けたカウンタ付バブルメモリは前述の利点がある反面
、バブルメモリ自身の動作が遅く、かつカウンタ（Ａ）
１１ 、カウンタ（Ｂ）１２を、外部装置のバブルメ
モリ上にもっているため、リード、ライトを含むアクセ
ス時間が長くなるという問題点があった。
設けたカウンタ付バブルメモリは前述の利点がある反面
、バブルメモリ自身の動作が遅く、かつカウンタ（Ａ）
１１ 、カウンタ（Ｂ）１２を、外部装置のバブルメ
モリ上にもっているため、リード、ライトを含むアクセ
ス時間が長くなるという問題点があった。
本発明の目的は、電源瞬断等に対処する機能と前述の利
点を損うことなく、コピイする場合のアクセス時間を短
縮するようにしたカウンタバックアップ方式を提供する
ことにある。
点を損うことなく、コピイする場合のアクセス時間を短
縮するようにしたカウンタバックアップ方式を提供する
ことにある。
前記目的を達成するため、本発明のカウンタバックアッ
プ方式はデータをメモリに格納するためのカウンタを１
対設け、カウンタアクセス中の′亀源瞬＠等に対処する
ため、第１のカウンタに書込んだ後に、第２のカウンタ
にコピイすることを繰返すようにしたカウンタバックア
ップ方式において、前記第１のカウンタのメモリを高速
のランダムアクセスメモリとしてデータ入力装置内に設
けるとともに、前記第２のカウンタのメモリを補助記憶
装置内に公庫したことを特徴とするものである。
プ方式はデータをメモリに格納するためのカウンタを１
対設け、カウンタアクセス中の′亀源瞬＠等に対処する
ため、第１のカウンタに書込んだ後に、第２のカウンタ
にコピイすることを繰返すようにしたカウンタバックア
ップ方式において、前記第１のカウンタのメモリを高速
のランダムアクセスメモリとしてデータ入力装置内に設
けるとともに、前記第２のカウンタのメモリを補助記憶
装置内に公庫したことを特徴とするものである。
従来の外部装置に設けた２つのカウンタを、データ保存
に必要なカウンタ（Ｂ）１２のみとし、カウンタ（λ）
としては取引データ入力装置に設けた高速ＲＡＭをアク
セスさせるようにしたものである。
に必要なカウンタ（Ｂ）１２のみとし、カウンタ（λ）
としては取引データ入力装置に設けた高速ＲＡＭをアク
セスさせるようにしたものである。
従って、ＲＡＭのアクセス時間はバブルメモリのそれに
比し格段に速いから、実質外部バブルメモリへのアクセ
スはライト１回のみで済むことになシ、アクセス時間を
ほぼ半減することができる。
比し格段に速いから、実質外部バブルメモリへのアクセ
スはライト１回のみで済むことになシ、アクセス時間を
ほぼ半減することができる。
第１図（α）〜（ｃ）は本発明の実施例の構成説明図で
ある。
ある。
同図（α）において、第３図と異なる点は外部装ｆｆ１
１０内はカウンタ付バブルメモリ（Ｂ）１２のみとし、
カウンタ（Ａ）は取引装ｆｆ１１をバッテリ（ＢＡＴ）
バックアップさせてＲＡＭをアクセスするカウンタ（Ａ
ＸＲＡＲ４） １３を設ける。
１０内はカウンタ付バブルメモリ（Ｂ）１２のみとし、
カウンタ（Ａ）は取引装ｆｆ１１をバッテリ（ＢＡＴ）
バックアップさせてＲＡＭをアクセスするカウンタ（Ａ
ＸＲＡＲ４） １３を設ける。
この構成において、取引データを入力すると、カウンタ
（人）１３で高速アクセスしてそのＲＡＭに格納する。
（人）１３で高速アクセスしてそのＲＡＭに格納する。
同図（６）はその内容の１例を示すもので、その先頭に
カウンタ（Ａ）が更新中であることを示すフラグを記録
し、次の領域にカウンタ（Ａ）のアドレスに対応する取
引データ内容を格納する。
カウンタ（Ａ）が更新中であることを示すフラグを記録
し、次の領域にカウンタ（Ａ）のアドレスに対応する取
引データ内容を格納する。
この格納終了後この内容を外部装置１０内のカウンタ（
Ｂ）（ＢＢＬ）１２にコピイする。同図（Ｃ）はバブル
メモリの１例を示すもので、各装置共通のプログラムや
データとともに、カウンタ（Ｂ）でカウンタ（Ａ）１３
の内容をコピイした取引データが格納され、る。カウン
タ（Ａ）１３．（Ｂ）１２のアクセス中における電源瞬
断時の手順は第６図の従来例で説明した通シである。こ
の場合にはＲＡＭのライト、リードは高速に行なわれる
から問題とならず、カウンタ（Ｂ）（ＢＢＬ）１２への
コピイのライト時間のみがアクセス時間の大部分となる
。
Ｂ）（ＢＢＬ）１２にコピイする。同図（Ｃ）はバブル
メモリの１例を示すもので、各装置共通のプログラムや
データとともに、カウンタ（Ｂ）でカウンタ（Ａ）１３
の内容をコピイした取引データが格納され、る。カウン
タ（Ａ）１３．（Ｂ）１２のアクセス中における電源瞬
断時の手順は第６図の従来例で説明した通シである。こ
の場合にはＲＡＭのライト、リードは高速に行なわれる
から問題とならず、カウンタ（Ｂ）（ＢＢＬ）１２への
コピイのライト時間のみがアクセス時間の大部分となる
。
第２図は第１図の実施例の応用例を示す。
同図では、取引データの入力装置２０は取引データを収
集するための携帯用装置である。図示のように、０ＰＵ
２１の制御下に液晶ディスプレイ（ＬＣＤ）２２とキー
ボード（ＫＢ）２３の外、前記ＲＡＭをアクセスするカ
ウンタ（Ａ）１３とを具え、バッテリ（ＢＡＴ）バック
アップされる。この装置２０とインタフェース（ＩＰ）
を介し取引装置本体３０が接続される。
集するための携帯用装置である。図示のように、０ＰＵ
２１の制御下に液晶ディスプレイ（ＬＣＤ）２２とキー
ボード（ＫＢ）２３の外、前記ＲＡＭをアクセスするカ
ウンタ（Ａ）１３とを具え、バッテリ（ＢＡＴ）バック
アップされる。この装置２０とインタフェース（ＩＰ）
を介し取引装置本体３０が接続される。
これが第１図（ｃＬ）の外部装置１０に対応する。すな
わち、ＣＰｏ ３１制御下にプリンタ（ＰＦＬ）３２．
カードリーダ（ＣＲ） ３３．カプラ３４を具えるとと
もに、前記カウンタ（Ｂ） １２が設けられパズルメモ
リがアクセスされる。これらはバッテリ（ＤＡＴ ）バ
ックアップされる。
わち、ＣＰｏ ３１制御下にプリンタ（ＰＦＬ）３２．
カードリーダ（ＣＲ） ３３．カプラ３４を具えるとと
もに、前記カウンタ（Ｂ） １２が設けられパズルメモ
リがアクセスされる。これらはバッテリ（ＤＡＴ ）バ
ックアップされる。
この用法は第１図（α）と同様であシ、携帯用装置２０
をたとえば顧客の位置に移動して取引データを入力して
カウンタ（Ａ） １３によ、Ｑ ＲＡＭに格納し、これ
を電話等を通して取引装置本体３ｏに送９、カウンタ（
Ｂ）１２にコピイする。
をたとえば顧客の位置に移動して取引データを入力して
カウンタ（Ａ） １３によ、Ｑ ＲＡＭに格納し、これ
を電話等を通して取引装置本体３ｏに送９、カウンタ（
Ｂ）１２にコピイする。
以上説明したように、本発明によれば、従来外部装置に
設けた１対の低速の保存用のバブルメモリとカウンタを
１組のみとしＪ−取引データの大刀装置に重速のＲＡＭ
とカウンタを設けるようにしたものである。これによシ
、外部のパズルメモリへのアクセスは１回のみで済むか
らアクセス時間を従来のほぼ半分に短縮することができ
る。しかも、バブルメモリを取引データの保存用として
用いたシ外部装置に設けて他の装置と共用できる等の利
点が損われることがないものである。
設けた１対の低速の保存用のバブルメモリとカウンタを
１組のみとしＪ−取引データの大刀装置に重速のＲＡＭ
とカウンタを設けるようにしたものである。これによシ
、外部のパズルメモリへのアクセスは１回のみで済むか
らアクセス時間を従来のほぼ半分に短縮することができ
る。しかも、バブルメモリを取引データの保存用として
用いたシ外部装置に設けて他の装置と共用できる等の利
点が損われることがないものである。
第１図（、ｚ）〜（ｃ）は本発明の実施例の構成説明図
、第２図は本発明の実施例の応用例の説明図、第６図は
従来例の説明図であり、図中、１は取引装置、２はＣＰ
Ｕ、 ３はプリンタ、４はカードリーダ、５はカプラ
、６はディスプレイ、７はキーボード、１０は外部装置
、１２はカウンタＢ（バブルメモリ用）１３はカウンタ
Ａ （１１，ＡＭ用）を示す。
、第２図は本発明の実施例の応用例の説明図、第６図は
従来例の説明図であり、図中、１は取引装置、２はＣＰ
Ｕ、 ３はプリンタ、４はカードリーダ、５はカプラ
、６はディスプレイ、７はキーボード、１０は外部装置
、１２はカウンタＢ（バブルメモリ用）１３はカウンタ
Ａ （１１，ＡＭ用）を示す。
Claims (1)
- データをメモリに格納するためのカウンタを１対設け、
第１のカウンタにデータを書込んだ後に、そのデータを
第２のカウンタにコピイすることを繰返すようにしたカ
ウンタバックアップ方式において、前記第１のカウンタ
のメモリを高速のランダムアクセスメモリとしてデータ
入力装置内に設けるとともに、前記第２のカウンタのメ
モリを補助記憶装置内に分置したことを特徴とするカウ
ンタバックアップ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60021414A JPS61182149A (ja) | 1985-02-06 | 1985-02-06 | カウンタバツクアツプ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60021414A JPS61182149A (ja) | 1985-02-06 | 1985-02-06 | カウンタバツクアツプ方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61182149A true JPS61182149A (ja) | 1986-08-14 |
Family
ID=12054356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60021414A Pending JPS61182149A (ja) | 1985-02-06 | 1985-02-06 | カウンタバツクアツプ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61182149A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54148334A (en) * | 1978-05-15 | 1979-11-20 | Toshiba Corp | Memory protection system |
| JPS5730197A (en) * | 1980-07-29 | 1982-02-18 | Densei:Kk | Nonvolatile memory |
| JPS5846428A (ja) * | 1981-09-11 | 1983-03-17 | Sharp Corp | 文章編集装置の停電保護用処理方式 |
| JPS6014363A (ja) * | 1983-07-06 | 1985-01-24 | Toshiba Corp | 入力プログラムテキストの自動保存方式 |
-
1985
- 1985-02-06 JP JP60021414A patent/JPS61182149A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54148334A (en) * | 1978-05-15 | 1979-11-20 | Toshiba Corp | Memory protection system |
| JPS5730197A (en) * | 1980-07-29 | 1982-02-18 | Densei:Kk | Nonvolatile memory |
| JPS5846428A (ja) * | 1981-09-11 | 1983-03-17 | Sharp Corp | 文章編集装置の停電保護用処理方式 |
| JPS6014363A (ja) * | 1983-07-06 | 1985-01-24 | Toshiba Corp | 入力プログラムテキストの自動保存方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5958700A (ja) | 記憶保護判定方式 | |
| JPS61182149A (ja) | カウンタバツクアツプ方式 | |
| JPS6111864A (ja) | デ−タ処理方式 | |
| JPS59116838A (ja) | カ−ド情報の読出し書込み制御方式 | |
| JPH0656604B2 (ja) | 情報処理装置 | |
| KR100362572B1 (ko) | 통신장치의 이중화 방법 및 이중화된 프로세서 장치 | |
| JPS61195479A (ja) | Ｉｃカ−ド | |
| JPH01161420A (ja) | 情報処理装置 | |
| JPS58154043A (ja) | 情報処理装置 | |
| JPH04100183A (ja) | データ収集装置 | |
| JPH02219149A (ja) | マイクロプロセッサ内蔵のメモリカード | |
| JPH04296954A (ja) | メモリシステム | |
| JPS63148350A (ja) | セグメントバツフアメモリの仮想記憶制御方式 | |
| JPH03252809A (ja) | ファイル編成装置 | |
| JPS61138344A (ja) | デバツグ方式 | |
| JPS605986B2 (ja) | 入出力制御方式 | |
| JPS62282318A (ja) | キ−入力デ−タ保護方式 | |
| JPS5955506A (ja) | シ−ケンスコントロ−ラ | |
| JPS6293727A (ja) | 磁気デイスク制御装置 | |
| JPH03252839A (ja) | 多重化記憶媒体制御装置 | |
| JPH01241652A (ja) | メモリのチェック装置 | |
| JPS5922150A (ja) | メモリ制御方式 | |
| JPS58189744A (ja) | コンピユ−タシステム | |
| JPH04318636A (ja) | ファイル書込読出方法 | |
| JPS6190208A (ja) | 数値制御装置 |