JPS61193196A - Ｃｒｔ表示方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、ラスクスキャン方式のＣＲＴ表示方式に関
する。

なお、ラスクスキャン方式のディスプレイ装置について
は、例えば特開昭５２−１４７０２６号に示されている
。

この発明は、ＣＲＴディスプレイ装置におけるリフレッ
シエメモリをコード化された文字、記号情報の記憶に用
いることの他、任意の図形等を描くドツト情報の記憶の
ためＫも用いることができるようにＣＲＴディスプレイ
システムを構成すること、又はこれとともにコード化さ
れた文字、記号による表示と、ドツトによる直接的な表
示との両者の切り換えを、互いに独立に映像信号化した
後で行なうこと、上記画表示方式にそれぞれ専用の発振
回路を設けることにより、ＣＲＴディスプレイ装置とし
ての機能の拡大を図りつつ、システム構成の簡素化を冥
現しようとするものである。

この発明の他の目的は、新規なＣＲＴ表示方式を提供す
ることにある。

以下、実施例により、この発明を具体的に説明する。

第１図は、この発明の一実施例を示すブロック図である
。

この実施例におけるＣＲＴディスプレイ装置の概要は、
次の通りである。

キーボードやＣＰＶ（マイクロプロセッサ）等の入力源
（図示しない）により、リフレッシュメモ１月５１に表
示すべき情報が書き込まれる。この場合、リフレッシュ
メモリ（５）Ｋは、コード化された文字、記号情報と、
任意の図形を構成するためのドツト情報とのいずれかが
書き込まれるものである。このため、リフレッシュメモ
リ（５）は、少なくともＣＲＴ上に表示される１画面分
のメモリ容量を有するものである。上記の書き込まれた
情報は、ＣＲＴのラスタタイミングに同期して１文字、
記号のコード情報又は複数ドツト情報ごとに読み出され
る。上記コード情報は、パターン発生回路（画素メモ＋
Ｊ　：　８　、９　）により、１文字、記号ごとにドツ
ト構成されたパターン信号に変換される。

このパターン発生回路（８，９）は、文字、記号パター
ンを記憶しており、一般的にはリード・オンリ・メモリ
（ＲＯＭ）により構成される。したがって、表示される
文字等かりフレ１シーメモリ（５）からパターン発生回
路（８，９）Ｋ与えられること、すなわち、パターン発
生回路（８，９）のアドレスを指定することにより、そ
の出力はラスタスキャン・タイミングに同期して文字等
の画素データを出力する。一方、任意の図形情報は、リ
フレンジ−メモ１月５）の内容が画素データを構成する
ものであるため、その読み出しにより直接画素データと
して用いるものである。

これらの画素データは、パラレル／７リアル変換回路（
１０，１１）により、それぞれシリアルデータに変換さ
れ、ラスタごとの映像信号に変換される。この映像信号
は、ビデオ制御回路（１３）により、同期パルスと合成
されてＣＲＴ管面上に文字、記号パターン、あるいは任
意の図形パターンを描くこととなる。

タイミングコントローラ（４）は、これらのリフレッシ
ュメモ１月５）のアドレスタイミングパルス、パターン
発生回路（８，９）のラスクアドレスタイミンクハルス
の基本となるタロツクパルス（ＣＬＫ）、文字パターン
等の画素データをシリアル変換するためのタイミングパ
ルス等を形成するものである。

ＣＲＴ制御回路ｉｌ＋は、水平表示文字レジスタ（ドツ
ト表示にあってはドツト組レジスタとなる）、垂直表示
文字レジスタ（ドツト表示にあっては、垂直ドツト数レ
ジスタとなる）等の各種制御レジスタと、リフレッシュ
メモリ（５）、換言すればＣＲＴ画面上の番地指定を行
なう文字、記号及び行（ドツト表示にあっては、ドツト
組及び行）カウンタと、ＣＲＴの水平及び垂直同期信号
発生回路と、ラスタ制御回路とカーソル制御回路等とＫ
より構成される。これＫより、ＣＲＴのラスタに同期し
たリフレッシュメモリ（５）のアドレス指定、パターン
発生回路（８，９）のラスタ指定をして、上述のような
画素データを形成し、ＣＲＴ表示のための同期パルスを
形成するものである。

このＣＲＴ制御回路は、例えば、「商品型名ＨＤ４６５
０５Ｊのモノリシヴク半導体集積回路を用いることがで
きる。

この実施例におけるクロックは、上記ＣＲＴ制御回路ｆ
ｌ＋に送出する基本クロック（キラフタクロック：　Ｃ
ＬＫ’）と、ビディオ信号に関係するビディオクロノク
（ＶＣＬＫ）、すなわち、画素データをシリアル信号に
変換するために用いるシフトレジスタ（パラレル／シリ
アル変換回路）のシフトクロックとに大別できる。この
両者（ＣＬＫ。

ＶＣＬＫ）の間には、密接な関係を有する。これは、キ
ラフタクロック（ＣＬＫ）が水平方向の１文字の表示期
間を規定するタイミングパルスであり、ビディオクロッ
ク（ＶＣＬＫ）が、上記キラフタクロックの１周期（１
表示タイミング）における水平方向のドツト数を規定す
るものであるからである。

したがって、例えば、第２図に示すように、　ＣＲＴ（
２２）の表示画面部（２３）を構成するラスタ本数を２
４０本とし、水平走査時間を５４．１６μｓとし、かつ
、上下、左右に１０％ずつのブランキング部を設けて表
示画面（２４）を構成するものとする。そして、この中
に１文字表示画面（２５）を第３図に示すように、横７
ドツト、縦１２ラスタ（ドツト）で構成するものを６４
文文字行、１６行を設けるものとすると、上記ビディオ
クｏ、７り（ＶＣＬＫ）の１周期（ｔＶＣＬＫ）は、次
式（１１で求められる。

ｔｙ（ＬＨ＝５４．１６Ｘ０．８／７Ｘ６４＝０．０９
４４９４（μＳ）一方、キラフタクロック（ＣＬＫ）の
１周期（ＩＣＬＫ）は次式（２）で求められる。

ｔｃＬＫ””５４．１６　Ｘ　Ｏ，８／　６４　＝０．
６４１４５８　（μＳ　）なお、上記表示画面部（２３
）は、ノンインタレースモードでラスタを構成し、一般
のホームテレビ受像機における２６２．５本のうちの９
１．４％である２４０本を用い、他のラスタは、帰線消
去時間に割り当てられる。また、走査時間は帰線消去時
間を９．３（μＳ）とし、全体の水平走査時間は６３．
５（μＳ）となるものである。

したがって、上記文字構成の画面を得るためＫは、１０
．５８２６８２ＭＨｚの周波数信号が必要になる。第１
図において、発振回路（２）は、この周波数信号を形成
するためのものである。ところで上述のような周波数信
号を使用して文字を表示するには、ホームテレビ受像機
では、帯域幅の関係上できない。このため、ホームテレ
ビ受像機を用いる場合、横３２文字構成とすることによ
り、ドツト周波数（映像信号周波数）を１／２に分周し
て用いるものである。

また、任意の図形を描くため、画面全体をドツト構成と
する場合、第４図に示すようＫ、表示画面（２５’）と
して、横１２８ドツト、縦９６ビツトとすると、前記同
様の計算でビディオクロノク（ＶＣＬＫ）を求めると、
ｔｖｃｘＪＫ＝４２．３／　１２８＝３３０．７２９（
ｎｓ）となる。このクロックを１／３分周して用いるも
のとすると、必要な周波数は、９．０７０８６７８ＭＨ
ｚとなり、第１図において、発振回路＋３１がこれを形
成するものである。

なお、第２図又は、第４図の表示画面（２４）の横と縦
の比は、いずれも４：３に設定されるものであり、表示
画面（２４）のラスタの本数は２４０Ｘ０．８＝１９２
本に設定されるものである。

したがって、第４図に示すドラ）（２８）は、横方向に
１２８ドツト、縦方向に９６ドツトで、上記４：３の表
示画面を形成するものであるため、その単位ドラ）（２
８）の形状は、正方形となり、任意の図形を描く場合に
おいて、リフレッシュメモ１月５）のビットパターンと
表示パターンとが対応するものとなり、図形パターンを
形成するプログラムを簡便にするものである。

これに対して、文字パターン表示の場合には。

横７Ｘ６４（又は３２）ドツト、縦１９２ドツトとる。

したがって、横３２文字構成の場合は、ドア）の形状は
、略正方形となるが、６４文字表示の場合は、縦長の長
方形となる。しかし、この文字、記号表示の場合は、そ
のパターン形状に正確さが要求されないから、問題とな
ることはない。

以上のことより、文字、記号表示の場合には、ＣＲＴの
帯域幅（解像度）を考慮して、ドツト数を決定するもの
であること、一方、任意の図形表示のためのドツトは、
上記正方形条件及び解像度を考慮してドツト数を決定す
るものであることより、それぞれの条件を満すべきドツ
ト周波数が決定できるようにするため、この実施例に示
すように、発振回路を２個設けることが、ＣＲＴディス
プレイシステムを簡単にする上で有得となる。

すなわち、１個の発振回路で構成しようとすると、上記
条件を満足するビディオクロック（ＶＣＬＫ）等を形成
するタイミングコントローラ（４）の回路構成が極めて
複雑となり、原発振周波数を極めて高いものを使用しな
ければならなくなり、実際的でなくなる。

この実施例において、第１図に示すリフレッシュメモリ
（５）は、１バイトが８ビツト構成で、２０４８バイト
の記憶容量を有し、記憶番地は、ｏｏｏｏ〜２０４７と
なる。マイクロコンピュータシステムにあっては、例え
ば、Ｂ０００〜ＢＵＦＦとなる。

このため、ＣＲＴ制御回路＋１１のアドレス情報は、Ｍ
Ａ０〜ＭＡ、。の１１ビツト構成の情報となる。

このＣＲＴ制御回路（１）からのアドレス情報（ＭＡ０
〜Ｍ　Ａ　Ｉｏ　）は、アドレスセレクタ（６１を介し
て、上記リフレッシュメモリ（５）に入力される。この
アドレスセレクタ＋６１は、ＣＰＵ等の入力源からのア
ドレス情報が入力されるアドレスバス（ＡＤＤＲＥＳＳ
）と、上記１１ビツトのリフレッシュメモリ用デドレス
情報に変換するアドレスデコーダ（７）出力と、上記Ｃ
ＲＴ制御回路のアドレス情報とを切り換えるためのもの
である。

このリフレッシュメモリ（５１の記憶容量は、２０４８
バイトを有するものであるため、３２字×１６行の文字
表示にあっては、１ペ一ジ分が５１２バイトなので、４
ペ一ジ分の容量を有し、６４字Ｘ１６行の文字表示にあ
っては１ペ一ジ分が１０２４バイトなので、２ペ一ジ分
の容量を有する。そして、１２８Ｘ９６ドノト表示にあ
っては、１２８×９６／８＝１５３６（バイト）を必要
とでるから、上記記憶容１ｉ（２０４８バイト）をもっ
てすれば、１画面を構成するドツト情報を保持すること
ができる。この実施例においては、上述のよ５に、１個
のりフレッシュメモ１月５）を、文字、記号パターン表
示と、ドツト表示に併用するものであるから、表示機能
０拡大を図り′・ＣＲＴデビプ′イシステムの簡素化を
図ることができる。

一般に、文字コードは、アスキ（ＡＳＳ［Ｉ）コードを
用い、７ピツト６４文字を表現するものである。

この実施例においては、リフレッシュメモリ（５）を１
バイトが８ビツト構成とするものであるので、最上位桁
の情報は、上記アスキコードでは′０”となることに着
目し、上記文字以外の記号は、上記最上位桁を”１”と
して任意のコード情報を形成するものである。

上記文字コード（アスキコード）を画素データに変換す
るのがパターン発生回路（８）であり、上記任意の記号
コードを画素データに変換するのがパターン発生回路（
９）であり、両者の切り換えは、上記最上位桁（Ｄ、）
の“Ｏ″、“１″により行なわれ、いずれかが選択的に
出力されて、パラレル／シリアル変換回路［１１ｍに送
出される。

この場合、パターン発生回路（８，９）は、第３図に示
すように、１文字構成（２５）が７×１２ドツトで構成
されているので、７Ｘ１２ビツトの情報を必要とするも
のである。ところが、文字構成（２７）を５×７ドツト
で構成するものであるので、文字のパターン発生回路１
８１は、その記憶容量の削減を図るため、７×８ドツト
（２６）をもって、１文字を表現するための画素データ
を書き込むものである。

そして、文字の行間を形成するスペース（カソール表示
部）は、ラスタアドレスが８〜１１．２進情報で表現す
ると、。１″１０″“０”Ｏ″〜”１””１”′″０”
１０″であることに着目し、最上位桁のラスタ情報（Ｒ
ＡＭ）が“１″のときは、無粂件に黒レベル（空間レベ
ル）の画素データを出力するようＫするものである。

また、第３図に示すようＫ、文字表示部（２７）は、上
部左右に１ドツトずつスペースを設け、下部には、４ド
ツトのスペースを設けるものである。

したがって、同図に示すように、文字間には、２ドツト
、行間忙は５ドツトのスペースが構成され、文字を児や
す（している。特に、上、左、右に１ドｙ）のスペース
を設けたのは、文字表示の白黒反転表示の際における表
示画面（２４）と、ＣＲＴ画面（２３）の境界の緑と、
黒で表示する文字との間に白のスペースを形成して、文
字の解読を容易にするものである。

ここで、第３図は、パターン発生回路（８：の動作を説
明するためのもので、パターン発生回路（８）に書き込
まれたアルファベット文字ｒＡＪ情報をキャラクタクロ
ック（ＣＬＫ’）と、ビディオクロック（ＶＣＬＫ）と
による横方向の時間割り当てと、ラスタアドレスとを対
応させて、どのように画面上にドツト表示するかを示す
ものであり、タイミング及びラスタをマトリックス状に
表現すると、交点における○印が白（反転の場合は黒）
ドツトとして表示される。

そして、ＲＩ−Ｒｔが各ラスタ（Ｒ１，Ｒｔ）において
パラレル／シリアル変換回路（１０）から出力されるビ
ディオ信号となる。

一万、ドツト表示の場合には、リフレッシエメモリ（５
）から読み出された８ビツト情報がそのまま画素データ
となるので、第４図に示すように、−リフレッシュメモ
リ（５）の１バイト当りの画素データ（２５’）が直接
パラレル／シリアル変換回路（１１）に人力されて、ビ
ディオ信号に変換される。

そして、上記文字等のビディオ出力と、ドツト表示のビ
ディオ出力とは、ゲート回路（］２）により切り換えら
れ、ピディオコントロール回路に入力される。

パラレル／シリアル変換回路を１個で構成し、入力側に
切り換えゲート回路を設けるものとしてもよいが、この
場合、切り換えるべき情報が８本と多いことより、ゲー
ト回路が複雑となる。上記パラレル／シリアル変換回路
（１０，１１）は、シフトレジスタで構成でき、回路が
簡単であること、シフトクロック（ビディオクロックＶ
ＣＬＫ）の切り換えが不用となることより、この実施例
に示すようＫ、パラレル／シリアル変換回路を２個設け
た方が得策である。

ここで、タイミングコントローラ（４１と、このパラレ
ル／シリアル変換回路（１０，１１）を切り換えるゲー
ト回路とは、対応して制御される。すなわち、文字等の
いわゆるパターン表示と、ドツト表示とでは、第２図、
及び第４図に示すように、ドツト構成（画面構成）が異
なるため、これらに応じた、キャラクタクロック（ＣＬ
Ｋ）、ビディオクロック（ＶＣＬＫ）を形成する必要が
あり、これに基づいてビディオ信号を形成することが必
要となるからである。

したがって、第５図に示すように、タイミングコントロ
ーラ（４１は、前記説明した発振回路（２゜３）の出力
を切り換えるスイッチ回路（ＳＷ、）と、３２文文字行
のパターン表示のためのドｙ）パルスを形成する１／２
分周回路（２９）と、ドツト表示の場合のドツトパルス
を形成する１／３分周回路（３０）と、上記３２文文字
行と６４文文字行の切り換えを行うスイッチ（ＳＷｓ）
と、上記パターン表示とドツト表示のドツトパルスを切
り換えるスイッチ回路（ＳＷ、）と、キャラクタクロッ
ク（ＣＬＫ）を形成する７／８進切り換えカウンタ回路
（３１）とにより構成される。上記パラレル／シリアル
変換回路（１０，１１）に送出するビディオ（ドツト）
クロック（ＶＣＬＫ）は、スイッチ回路（ＳＷりの入力
側の信号が対応しているので、それぞれ対応するパラレ
ル／シリアル変換回路（１０，１１）に入力される。

パターン表示の場合には、１キヤラクタが横７ドツトで
構成されるので、７進カウンタにより、キャラクタクロ
ック（ＣＬＫ）を形成し、ドツト表示の場合には】キャ
ラクタに相当するタイミング期間に８ドツトで構成され
るので８進カウンタにより形成する必要がある。ゲート
回路（Ｇ−は、７／８進カクンタの制御回路であり、制
御信号（ＭＯＤＥ）が１”のときは７進カウンタとして
動作させるものであり、その動作図を第６図に示す。こ
の制御信号（ＭＯＤＥ）は、いわゆるパターン表示とド
ツト表示との切り換えを行う表示モード制御信号であり
、スイッチ回路（Ｓ　Ｒ−Ｓ　Ｗｔ　）の制御と、上記
ゲート回路（１２）の制御とを行うために用いるもので
ある。この制御信号（ＭＯＤＥ）は、第１図に示すフリ
ツプフロツプ回路（１５）で形成すれ、マイクロコンピ
ュータシステムにおいて、例えば、５ＥＯＡ２番地が割
当てられており、０′″又は”１″のプログラムによる
書き込みで、上記一連の表示モードの切り換えに必要な
スイッチ及びゲートを切り換えるようにするものである
。

なお、第６図には、７進力ウンタ動作のみの動作波形図
を示し、８進力ウンタ動作は周知であるので省略するも
のである。このカウンタ回路におけるゲート回路（Ｇ１
）の出力は、その立ち上りタイミングでパラレル／シリ
アル変換回路（１ｏ）のパターン発生回路（８，９）か
らの画素データを人力するセットパルスとして用い、ゲ
ート回路（Ｇ、）は、その立ち上りタイミングでパラレ
ル／シリアル変換回路（１１）のりフレッシーメモリ（
５）からの画素データを人力するセットパルスとして用
いるものである。

これＫより、例えば、第３図に示すように、画素データ
を連続した映像信号（ｕｓ、ｕｔ）にすることができる
。

第１図において、ビディオコントロール回路（１３）は
、複合映像信号を形成するためのものであり、上記パラ
レル／シリアル変換回路（１０又は１１）で形成された
映像信号と、ＣＲＴ制御回路＋１．）で形成された同期
パルス等（Ｈ／Ｖ　ｓｙｍｃ。

ＤＩＳＰＴＭＧ）を合成するためのものである。

この具体的回路として、例えば、第７図に示すようなも
のを用いることができる。この回路は、黒レベル、白レ
ベル及び同期パルスレベルの３値レベルを形成する抵抗
（Ｒ，〜Ｒ３）による分圧回路と、上記抵抗（Ｒ＋〜Ｒ
３）の接続点にそれぞれ設けられたオープンコレクタ構
成のインバー夕回路（ＩＮ、、ＩＮ？　　）と、出力回
路を構成するエミッタフォロワ回路（Ｑｌ、’Ｒ４）と
で構成される。

上記インバータ回路（ＩＮ、）には、パラレル／シリア
ル変換回路（１０又は１１）で形成されたビディオ信号
と、ＣＲＴ制御回路＋１１で形成されり水平、垂直のブ
ランキング信号（ＤＩＳＰＴＭＧ）とが合成されたビデ
イオ信号（ＶＩＤＥＯ）を入力し、インバータ回路（Ｉ
Ｎ、）には、ＣＲＴ制御回路ｉｌ＋で形成された水平、
垂直同期パルス（Ｈ／ＶＳＹＮＣ）を入力するものであ
る。

上記ピディオ信号（ＶＩＤＥＯ’）が“１”のとき、イ
ンバータ回路（ＩＮりの出力が”０”、すなわち抵抗（
Ｒ１）を短絡して、抵抗（Ｒ，とＲｔ）の比で定まる黒
レベル信号を形成し、“Ｏ”のときには、抵抗（Ｒｔ　
とＲ，、Ｒｓ　　）の比で定まる白レベルを形成する。

一方、同期パルス（Ｈ／ｖ　５ＹＮＣ）が１”のとき、
インバータ回路（ＩＮ、）の出力が“θ″、すなわち抵
抗（Ｒｔ、Ｒｓ）を短絡してＯｖレベルまで下げて、同
期パルスレベルを形成する。これにより、第８図に示す
ような複合ビディオ信号を得ることができる。

上記ビディオ信号（ＶＩＤＥＯ）信号を形成するブラン
キング信号（ＤＩＳＰＴＭＧ）は、前記第３図における
表示画面（２４）の外側におけるＣＲＴ画面を黒レベル
とするためのもので、水平方向は文字カウンタ、垂直方
向は行カウンタの出力に基づいて形成される。

なお、この実施例においては、パラレル／シリアル変換
回路（１０，１１）のゲート回路（１２）を介した出力
側Ｋ、反転制御回路を設けて、表示画面の白黒を反転す
る機能を設けるものである。この反転ゲート回路は、例
えば、排他的論理和回路を用い、−万の入力を制御入力
として、＠ＩＱＺＩＩＩＩＩＩＫ変化させることにより
、他方の入力に印加されたビディオ信号の同相又は逆相
の出力を選択的に得ることができる。

この制御信号（ＮＥＧ）は、第１図に示すようＫ、フリ
ップフロップ回路（１６）で形成される。

このフリップフロップ回路（１６）に、例えば５ＥＯＡ
４の番地を割り当てることにより、′ｍＯ″又は“１”
のプログラムによる書き込みで白黒反転を制御すること
ができる。

上記ビディオコントロール回路（］３）は、複合ビディ
オ信号を出力するものであるので、直接モニタ用ＣＲＴ
を駆動できるが、家庭用（永−ム）テレビ受像機をＣＲ
Ｔとして用いるときには、ＶＨＦ　（Ｖｅｒｙ　Ｈｉｇ
ｈ　Ｆｒｅｑｕｅｎｃｙ）波で変調する必要がある。変
調回路（１４）は、このためのものであり、例えば、標
準テレビバンドで１チヤンネｋ（９１，２５ＭＨｚ）又
は２チヤンネル（９７，２５ＭＨｚ、　）を使用して変
調信号を形成し、アンテナ端子から人力するものである
。

この実施例において、第１図に示すように、ＣＲＴディ
スプレイ期間を検出するため、状態検出回路（１９）を
設けるものである。例えば、この状態検出回路（１９）
Ｋ、５ＥＯＡ８番地を与え、ＣＰＵからリフレッシュメ
モリ（５）にアクセスできるか否かを判定するものであ
る。すなわち、ＣＰＵがリフレッシュメモリ（５）をア
クセメするときは、上記検出回路（１９）を指定して、
アドレスセレクタ１６１の制御信号（ＳＥＬ）の状態を
知ることにより、書き込み等の実行を行うようにするも
のである。このとき、書き込みプログラムとしては、書
き込み金令実行の後Ｋ、再び状態検出を行い、現実に書
き込まれたか否かを書き込み可能な状態にあったか否か
で確認することが望ましい。

マタ、データバス（ＤＡＴＡ）、アドレスバス（ＡＤＤ
ＲＥＳＳ）にＲＡＭ　（２０）、ＲＯＭ（２１）を設け
て、ＣＰＵのメモリ拡張が図られるようにしている。こ
のメモリ（２０，２１）は、上述のようにＣＰＵのメモ
リの単なる拡張としての役割の他、ＣＲＴディスプレイ
装置としてはり前述のように、す７　Ｌ／ッシェメモ１
ハ５）をパターン表示とドツト表示に共用するものであ
ることより、両者を交互に表示する場合等において、リ
フレッシュメモリ（５）の待避用に用いることで、情報
の保護が図られる゛。

このように、＋７７レツシ工メモ１月５）と、他のメモ
リ（２０，２１）を同一パス上に設けること、及びＣＰ
Ｕとメモリ（２０，２１）間の情報の授受と、ＣＲＴデ
ィスプレイ動作におけるリフレッシュメモ１月５）の読
み出しを同時に行う場合の情報の干渉を防ぐため、バス
ドライバ（１７）をＷＫ設けるものである。

バスドライバ（１８）は、ＣＰＵとの入力源とＣＲＴデ
ィスプレイ装置との間に必要なものである。

この発明は、前記実施例に限定されず、リフレッシュメ
モリ（５）が、パターン表示とドツト表示の両者に共用
して用いることができるＣＲＴディスプレイ装置である
システム構成であれば、具体的な構成は何んであっても
よい。また、文字等を構成するドツト数は、種々変形で
き、特殊な記号を表示しないときは、パターン発生回路
（９）は不用であることはいうまでもない。表示モード
の切り換えは、手動による機械的スイッチ等を用いるも
のであってもよい。

【図面の簡単な説明】

第１図は、この発明の一実施例を示すブロック図、第２
図及び第４図は、この発明の一実施例を示すＣＲＴの画
面構成を示す図、第３図は、この発明の一実施例を示す
パターン発生回路の動作を説明する図、第５図は、この
発明の一実施例を示すタイミングコントローラの具体的
回路図、第６図は、その動作波形図、第７図は、この発
明の一実施例を示すビディオコントロール回路の具体的
回路図、第８図は、その動作波形図である。 ｉｌ＋・・・ＣＲＴ制御回路、１２１　、１３１・・・
発振回路、＋４１・・・タイミングコントローラ、　（
５１・・・リフレッシエメモリ、（６）・・・アドレス
セレクタ、（７：・・・アドレスデコーダ、＋８１　、
　（９１・・・パターン発生回路、（１０）、（１１）
・・・パラレル／シリアル変換回路、（１２）・・・ゲ
ート回路、（１３）・・・ビディオコントロール回路、
（１４）・・・変調回路、（１５）、（１６）・・・フ
リッグ７０ンプ回路、（１７）、（１８）・・・バスド
ライバ、（１９）・・・状態検出回路、（２０）・・・
ＲＡＭ、（２１）・・・ＲＯＭ、（２２）・・・ＣＲＴ
、（２３）・・・表示画面部、（２４）・・・表示画面
、（２５）・・・１文字表示画面、（２７）・・・文字
表示部、（２８）・・・ドツト、（２９）、（３０）・
・・分局回路、第　　２　　図 第　　３　　図 １　ドパ・ットダイミ；？（ＶＣＬｋ：）第　　４　　
図 第　　５　　図

Claims (1)

1. 【特許請求の範囲】 １、表示されるべき情報に対応した所定情報が記憶され
   た記憶領域を有し、上記記憶領域から取り出された出力
   情報にもとずいて映像信号が形成されるＣＲＴ表示方式
   であつて、 上記記憶領域の記憶内容が待避される記憶手段を有する
   ことを特徴とするＣＲＴ表示方式。