JPS6119551Y2 - - Google Patents
Info
- Publication number
- JPS6119551Y2 JPS6119551Y2 JP1978065556U JP6555678U JPS6119551Y2 JP S6119551 Y2 JPS6119551 Y2 JP S6119551Y2 JP 1978065556 U JP1978065556 U JP 1978065556U JP 6555678 U JP6555678 U JP 6555678U JP S6119551 Y2 JPS6119551 Y2 JP S6119551Y2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- voltage
- circuit
- power supply
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
本考案は電力増幅器の改良に関する。
従来、バランスド・トランスホーマーレス回路
（以下BTL回路と称する。）という増幅器があ
り、その回路は第１図に示した如く、トランジス
タ１，２，３および４をブリツジ状に接続し、ト
ランジスタ１と２、およびトランジスタ３と４か
らなる第１および第２のシングルエンド・プツシ
ユプル回路（以下、本明細書においてSEPP回路
と記す。）を互いに逆位相の信号電圧で駆動し、
それぞれのSEPP回路の出力端ＡおよびＢの間に
負荷５を接続して構成している。
（以下BTL回路と称する。）という増幅器があ
り、その回路は第１図に示した如く、トランジス
タ１，２，３および４をブリツジ状に接続し、ト
ランジスタ１と２、およびトランジスタ３と４か
らなる第１および第２のシングルエンド・プツシ
ユプル回路（以下、本明細書においてSEPP回路
と記す。）を互いに逆位相の信号電圧で駆動し、
それぞれのSEPP回路の出力端ＡおよびＢの間に
負荷５を接続して構成している。
尚、６および７はそれぞれ電圧ＶＣＣ／２を出力する
電源であり、直列接続してその共通接続点は接地
し、BTL回路で構成した出力段に電圧を供給す
るものである。
し、BTL回路で構成した出力段に電圧を供給す
るものである。
しかし、BTL回路で構成した出力段を有する
従来の電力増幅器はその出力端Ａ、Ｂが両方とも
アースに対して浮いているため、この電力増幅器
と出力端の片側がアースされている通常の増幅器
とを、スイツチボツクス例えば出力端のアース側
が共通になつているスイツチ回路で切替えて使用
するような場合、切替時に出力段のトランジスタ
を破壊してしまう恐れがあるという欠点があつ
た。
従来の電力増幅器はその出力端Ａ、Ｂが両方とも
アースに対して浮いているため、この電力増幅器
と出力端の片側がアースされている通常の増幅器
とを、スイツチボツクス例えば出力端のアース側
が共通になつているスイツチ回路で切替えて使用
するような場合、切替時に出力段のトランジスタ
を破壊してしまう恐れがあるという欠点があつ
た。
また前記従来の電力増幅器において前記第１の
SEPP回路とその駆動増幅器（図示しない）とか
らなる第１の増幅器の利得をA1とし、前記第２
のSEPP回路とその駆動増幅器（図示しない）と
からなる第２の増幅器の利得をA2とした場合
に、利得相互間にA1〓A2の関係にあるときは小
さい利得を有する増幅器側の出力の振幅は電圧
ＶＣＣ／２まで変化しないために、負荷の出力電圧の最 大値はＶCCまで取れないことになる。従つて出力
電圧を最大値ＶCCまで取るためには利得間にA1
＝A2の関係が必要であり、また第１および第２
の増幅器の性能は共に平衡した性能を必要とする
欠点があつた。
SEPP回路とその駆動増幅器（図示しない）とか
らなる第１の増幅器の利得をA1とし、前記第２
のSEPP回路とその駆動増幅器（図示しない）と
からなる第２の増幅器の利得をA2とした場合
に、利得相互間にA1〓A2の関係にあるときは小
さい利得を有する増幅器側の出力の振幅は電圧
ＶＣＣ／２まで変化しないために、負荷の出力電圧の最 大値はＶCCまで取れないことになる。従つて出力
電圧を最大値ＶCCまで取るためには利得間にA1
＝A2の関係が必要であり、また第１および第２
の増幅器の性能は共に平衡した性能を必要とする
欠点があつた。
本考案は上記にかんがみなされたもので、上記
の欠点を解消した電力増幅器を提供することを目
的とする。
の欠点を解消した電力増幅器を提供することを目
的とする。
以下、本考案を実施例により説明する。
第２図は本考案の一実施例の電力増幅器の回路
図である。
図である。
第２図に示した本考案の一実施例の電力増幅器
は次の如くに構成されている。トランジスタ１，
２，３および４をブリツジ状に接続し、トランジ
スタ１と２およびトランジスタ３と４でそれぞれ
SEPP回路及びダブルエンデツドプツシユプル回
路（以下、本明細書においてDEPP回路と記
す。）を構成し、SEPP回路及びDEPP回路の電源
は、共通でともにそれぞれＶＣＣ／２の電圧を出力し、 アースに対して浮動とし、かつ直列接続した電源
６および７から供給するようにする。またSEPP
回路の出力端ＡおよびDEPP回路の出力端Ｂとの
間に負荷５を接続し、出力端Ｂは接地する。
は次の如くに構成されている。トランジスタ１，
２，３および４をブリツジ状に接続し、トランジ
スタ１と２およびトランジスタ３と４でそれぞれ
SEPP回路及びダブルエンデツドプツシユプル回
路（以下、本明細書においてDEPP回路と記
す。）を構成し、SEPP回路及びDEPP回路の電源
は、共通でともにそれぞれＶＣＣ／２の電圧を出力し、 アースに対して浮動とし、かつ直列接続した電源
６および７から供給するようにする。またSEPP
回路の出力端ＡおよびDEPP回路の出力端Ｂとの
間に負荷５を接続し、出力端Ｂは接地する。
一方、８は非反転増幅器であり、非反転増幅器
８はその入力端子INに印加された入力信号電圧
を増幅し、その出力をSEPP回路の入力端Ｅに印
加してSEPP回路を駆動するように構成する。す
なわち非反転増幅器８はSEPP回路からなる出力
段の駆動段であり、ここで非反転増幅器８および
SEPP回路とからなる増幅器を第１の増幅器１５
と記す。尚、抵抗９および１０は出力端Ａの電圧
を非反転増幅器８の反転入力端子に帰還する抵抗
である。
８はその入力端子INに印加された入力信号電圧
を増幅し、その出力をSEPP回路の入力端Ｅに印
加してSEPP回路を駆動するように構成する。す
なわち非反転増幅器８はSEPP回路からなる出力
段の駆動段であり、ここで非反転増幅器８および
SEPP回路とからなる増幅器を第１の増幅器１５
と記す。尚、抵抗９および１０は出力端Ａの電圧
を非反転増幅器８の反転入力端子に帰還する抵抗
である。
また１１は反転増幅器であり、反転増幅器１１
は入力端子INに印加された前記入力信号電圧を
反転して増幅し、その出力をDEPP回路の入力端
Ｆに印加してDEPP回路を駆動するように構成す
る。すなわち反転増幅器１１はDEPPからなる出
力段の駆動段であり、ここで反転増幅器１１およ
びDEPP回路とからなる増幅器を第２の増幅器１
６と記す。尚、抵抗１２および１３は電源６と７
との共通接続点すなわち電源の中点の電位を反転
増幅器１１の非反転入力端子に帰還する抵抗であ
り、入力端子INに入力信号電圧や印加されてい
ないときに、トランジスタ１，３のコレクタおよ
び電源６の正側との接続点ＣにＶＣＣ／２の電圧が、ま たトランジスタ２，４のコレクタおよび電源７の
負側との接続点Ｄに−ＶＣＣ／２の電圧が印加されるよ うにする。
は入力端子INに印加された前記入力信号電圧を
反転して増幅し、その出力をDEPP回路の入力端
Ｆに印加してDEPP回路を駆動するように構成す
る。すなわち反転増幅器１１はDEPPからなる出
力段の駆動段であり、ここで反転増幅器１１およ
びDEPP回路とからなる増幅器を第２の増幅器１
６と記す。尚、抵抗１２および１３は電源６と７
との共通接続点すなわち電源の中点の電位を反転
増幅器１１の非反転入力端子に帰還する抵抗であ
り、入力端子INに入力信号電圧や印加されてい
ないときに、トランジスタ１，３のコレクタおよ
び電源６の正側との接続点ＣにＶＣＣ／２の電圧が、ま たトランジスタ２，４のコレクタおよび電源７の
負側との接続点Ｄに−ＶＣＣ／２の電圧が印加されるよ うにする。
上記の如く構成した第２図に示す電力増幅器に
おいて、入力端子INに印加された入力信号電圧
は非反転増幅器８により増幅されると同時に反転
増幅器１１により反転のうえ増幅され、それぞれ
SEPP回路の入力端ＥおよびDEPP回路の入力端
Ｆに各別に印加されてSEPP回路およびDEPP回
路を互いに逆位相の入力で駆動する。そこで入力
信号電圧の正、負の各サイクルによりトランジス
タ１と４、トランジスタ２と３とがそれぞれ一対
となつて交互に作動して入力信号電圧を増幅し負
荷５に出力する。
おいて、入力端子INに印加された入力信号電圧
は非反転増幅器８により増幅されると同時に反転
増幅器１１により反転のうえ増幅され、それぞれ
SEPP回路の入力端ＥおよびDEPP回路の入力端
Ｆに各別に印加されてSEPP回路およびDEPP回
路を互いに逆位相の入力で駆動する。そこで入力
信号電圧の正、負の各サイクルによりトランジス
タ１と４、トランジスタ２と３とがそれぞれ一対
となつて交互に作動して入力信号電圧を増幅し負
荷５に出力する。
いま、第３図ａに示す如くＣ点の電圧ＶCを＋
ＶＣＣ／２±ＶＣＣ／２まで、Ｄ点の電圧ＶDを−ＶＣ
Ｃ／２±ＶＣＣ／２ま でそれぞれフルスイングさせるときの第２の増幅
器１６の利得をＡRとすれば、最大出力電圧を負
荷５に得るためには第１の増幅器１５の利得ＡL
を ＡL＝2AR に設定すればよい。
ＶＣＣ／２±ＶＣＣ／２まで、Ｄ点の電圧ＶDを−ＶＣ
Ｃ／２±ＶＣＣ／２ま でそれぞれフルスイングさせるときの第２の増幅
器１６の利得をＡRとすれば、最大出力電圧を負
荷５に得るためには第１の増幅器１５の利得ＡL
を ＡL＝2AR に設定すればよい。
すなわち、第１のおよび第２の増幅器１５およ
び１６の利得を ＡL＝2AR の関係を設定すれ
ば、入力端子INに入力信号電圧eiを印加したと
き、入力信号電圧ｅiが正の期間にはトランジス
タ１および４が導通となり、負荷５には最大＋Ｖ
CCの電圧が、負の期間にはトランジスタ２および
３が導通となり、負荷５には最大−ＶCCの電圧が
印加されるため、最大出力電圧は電源電圧±ＶＣＣ／２ の２倍である±ＶCCの電圧となる。すなわち、第
４図に示す増幅器と等価な動作を行なう。
び１６の利得を ＡL＝2AR の関係を設定すれ
ば、入力端子INに入力信号電圧eiを印加したと
き、入力信号電圧ｅiが正の期間にはトランジス
タ１および４が導通となり、負荷５には最大＋Ｖ
CCの電圧が、負の期間にはトランジスタ２および
３が導通となり、負荷５には最大−ＶCCの電圧が
印加されるため、最大出力電圧は電源電圧±ＶＣＣ／２ の２倍である±ＶCCの電圧となる。すなわち、第
４図に示す増幅器と等価な動作を行なう。
つぎに出力電圧の歪について説明する。
第１の増幅器１５の利得ＡLと第２の増幅器１
６の利得ＡRとの関係がＡL＞2ARの場合、Ｃ点の
電ｖCおよびＤ点の電圧ｖDは第２の増幅器１６の
利得ＡRで決まる値で押えられ、出力電圧はこの
値でクリツプされて歪む。
６の利得ＡRとの関係がＡL＞2ARの場合、Ｃ点の
電ｖCおよびＤ点の電圧ｖDは第２の増幅器１６の
利得ＡRで決まる値で押えられ、出力電圧はこの
値でクリツプされて歪む。
また ＡL＝2AR の場合、Ｃ点の電圧ｖCおよ
びＤ点の電圧ｖDは出力電圧をクリツプすること
がなく、またＡL＜2ARの場合Ｃ点の電圧ｖCおよ
びＤ点の電圧ｖDは電圧＋ＶCCおよび−ＶCCにク
リツプされ、第２のSEPP回路の出力端Ｂがアー
スされているのでその歪はトランジスタ１および
２のコレクタを介して負荷５に伝達されるが、コ
レクタ側から負荷５をみたインピーダンスは非常
に高いためほとんど減衰して、負荷５への歪の影
響はほとんど無くなる。従つて無歪出力を得るた
めには利得ＡLとの関係はＡL2ARに設定すれば
よい。いま、ＡL＜2ARのときの波形を第３図ｂ
に示す。
びＤ点の電圧ｖDは出力電圧をクリツプすること
がなく、またＡL＜2ARの場合Ｃ点の電圧ｖCおよ
びＤ点の電圧ｖDは電圧＋ＶCCおよび−ＶCCにク
リツプされ、第２のSEPP回路の出力端Ｂがアー
スされているのでその歪はトランジスタ１および
２のコレクタを介して負荷５に伝達されるが、コ
レクタ側から負荷５をみたインピーダンスは非常
に高いためほとんど減衰して、負荷５への歪の影
響はほとんど無くなる。従つて無歪出力を得るた
めには利得ＡLとの関係はＡL2ARに設定すれば
よい。いま、ＡL＜2ARのときの波形を第３図ｂ
に示す。
尚、前記の減衰はクリツプ歪のみでなく、第２
の増幅器１６で発生するあらゆる歪およびノイズ
に対しても同様である。このため第２の増幅器の
性能は第１の増幅器１５の性能に比較してそれ程
必要としないことになる。
の増幅器１６で発生するあらゆる歪およびノイズ
に対しても同様である。このため第２の増幅器の
性能は第１の増幅器１５の性能に比較してそれ程
必要としないことになる。
そこで、第１の増幅器１５をＡ級動作とし、第
２の増幅器１６を例えば無バイアスＢ級動作とす
ることができ、そのときの出力電圧ｖA、Ｃ点お
よびＤ点の電圧ｖCおよびｖDの波形は第３図ｃに
示した如くになり出力波形はほとんど歪まない。
２の増幅器１６を例えば無バイアスＢ級動作とす
ることができ、そのときの出力電圧ｖA、Ｃ点お
よびＤ点の電圧ｖCおよびｖDの波形は第３図ｃに
示した如くになり出力波形はほとんど歪まない。
また、第１の増幅器１５はそのまゝ第２の増幅
器１６を例えばパルス駆動とすることもでき、こ
の場合の上記各々の波形は第３図ｄの如くになり
第３図ｃと同様に出力波形はほとんど歪まない。
器１６を例えばパルス駆動とすることもでき、こ
の場合の上記各々の波形は第３図ｄの如くになり
第３図ｃと同様に出力波形はほとんど歪まない。
つぎに本考案の一実施例の電力増幅器の出力段
のトランジスタの電力損失について、第１の増幅
器１５はＡ級動作をさせ、第２の増幅器１６はＢ
級動作をさた場合を例にとり説明する。
のトランジスタの電力損失について、第１の増幅
器１５はＡ級動作をさせ、第２の増幅器１６はＢ
級動作をさた場合を例にとり説明する。
この場合の出力段の出力波形を第５図ａ、ｂお
よびｃに示す。第５図ａは電圧ｖA、ｖCおよびｖ
Dの波形を、第５図ｂはトランジスタ１、２のコ
レクタおよび負荷５を流れる電流ｉC1、ｉC2およ
びｉLの波形を、第５図ｃはトランジスタ３およ
び４のコレクタを流れる電流ｉC3およびｉC4の波
形を示している。尚ＲLは負荷５の抵抗値であ
る。
よびｃに示す。第５図ａは電圧ｖA、ｖCおよびｖ
Dの波形を、第５図ｂはトランジスタ１、２のコ
レクタおよび負荷５を流れる電流ｉC1、ｉC2およ
びｉLの波形を、第５図ｃはトランジスタ３およ
び４のコレクタを流れる電流ｉC3およびｉC4の波
形を示している。尚ＲLは負荷５の抵抗値であ
る。
トランジスタ１のエミツタ・コレクタ間に印加
される電圧ｖCE1は ＶCE1＝ｖC−ｖA＝１／２ＶCC（１−ｍ sinθ） である。ここでｍはｖA／ｖAnaxである。
される電圧ｖCE1は ＶCE1＝ｖC−ｖA＝１／２ＶCC（１−ｍ sinθ） である。ここでｍはｖA／ｖAnaxである。
次に、コレクタ電流ｉC1は
ｉC1＝ＶＣＣ／２ＲＬ（１＋ｍ sinθ）
となり、トランジスタ１の瞬時電力損失ｐC1は
ｐC1＝ｖCE1・ｉC1
であり、瞬時電力損失ｐC1の平均値ＰC1は
ＰC1＝1/2
ＶＣＣ ２／２ＲＬ
（１−ｍ２／２）
となる。
トランジスタ２ついても同様であり、そのトラ
ンジスタ１及び２の合計の電力損失ＰCAは ＰCA＝1/2 ＶＣＣ ２／２ＲＬ （１−ｍ２／２） となる。この値は第１の増幅器１５のみで本考案
の電力増幅器の出力と同一の出力を得るときの電
力損失の1/2である。
ンジスタ１及び２の合計の電力損失ＰCAは ＰCA＝1/2 ＶＣＣ ２／２ＲＬ （１−ｍ２／２） となる。この値は第１の増幅器１５のみで本考案
の電力増幅器の出力と同一の出力を得るときの電
力損失の1/2である。
次に第２の増幅器１６についてみた場合、トラ
ンジスタ３のエミツタ・コレクタ間に印加される
電圧ＶCE3はトランジスタ１の場合とπラジアン
だけずれているのみで同様に考えることができ
る。従つて ｖCE3＝1/2ＶCC （１−ｍ sin（θ−π）） となる。コレクタ電流ｉC3はＢ級動作のため負荷
電流ｉLと同一になり、 ｉC3＝ＶＣＣ／ＲＬ （１＋ｍ sinθ） となる。従つてトランジスタ３の電力損失ｐC3は ｐC3＝ｖCE3・ｉC3 となり、平均値は ＰC3＝1/2 ＶＣＣ ２／ＲＬ （ｍ／π−ｍ２／４） となる。
ンジスタ３のエミツタ・コレクタ間に印加される
電圧ＶCE3はトランジスタ１の場合とπラジアン
だけずれているのみで同様に考えることができ
る。従つて ｖCE3＝1/2ＶCC （１−ｍ sin（θ−π）） となる。コレクタ電流ｉC3はＢ級動作のため負荷
電流ｉLと同一になり、 ｉC3＝ＶＣＣ／ＲＬ （１＋ｍ sinθ） となる。従つてトランジスタ３の電力損失ｐC3は ｐC3＝ｖCE3・ｉC3 となり、平均値は ＰC3＝1/2 ＶＣＣ ２／ＲＬ （ｍ／π−ｍ２／４） となる。
トランジスタ４についても同様である。トラン
ジスタ３と４との合計の電力損失ＰCBは ＰCB＝1/2 ２ＶＣＣ ２／ＲＬ （ｍ／π−ｍ２／４） となる。この値は通常のSEPP回路からなる出力
段を有するＢ級電力増幅器の出力段のトランジス
タの電力損失の1/2である。
ジスタ３と４との合計の電力損失ＰCBは ＰCB＝1/2 ２ＶＣＣ ２／ＲＬ （ｍ／π−ｍ２／４） となる。この値は通常のSEPP回路からなる出力
段を有するＢ級電力増幅器の出力段のトランジス
タの電力損失の1/2である。
従つてトランジスタ１，２，３および４の合計
の電力損失のＰCは ＰC＝ＰCA＋ＰCB ＝1/2ＶＣＣ ２／ＲＬ （１−ｍ２／２）＋1/2 ２ＶＣＣ ２／ＲＬ （ｍ／π−ｍ２／４） となる。ｍの値の変化に対するＰC／ＰOnaxを示
せば第６図に示した如くになる。ここでＰOnaxは
負荷５に与えられる最大交流電力である。第６図
において横軸にｍを、縦軸にＰC／ＰOnaxをとつ
た。またＰAはSEPP回路からなる出力段を有す
るＡ級電力増幅器の出力段のトランジスタのＰ
C／ＰCnaxを示している。
の電力損失のＰCは ＰC＝ＰCA＋ＰCB ＝1/2ＶＣＣ ２／ＲＬ （１−ｍ２／２）＋1/2 ２ＶＣＣ ２／ＲＬ （ｍ／π−ｍ２／４） となる。ｍの値の変化に対するＰC／ＰOnaxを示
せば第６図に示した如くになる。ここでＰOnaxは
負荷５に与えられる最大交流電力である。第６図
において横軸にｍを、縦軸にＰC／ＰOnaxをとつ
た。またＰAはSEPP回路からなる出力段を有す
るＡ級電力増幅器の出力段のトランジスタのＰ
C／ＰCnaxを示している。
第６図から明らかな如くＰC／ＰOnaxは通常の
SEPP回路からなるＡ級電力増幅器および同Ｂ級
電力増幅器の出力段のトランジスタの電力損失の
間になる。
SEPP回路からなるＡ級電力増幅器および同Ｂ級
電力増幅器の出力段のトランジスタの電力損失の
間になる。
これは、従来のBTL回路からなる出力段を有
する電力増幅器においては歪等を改善するため
に、Ａ級またはAB級動作をさせる場合には、
BTL回路を構成するそれぞれのSEPP回路からな
る増幅器は、ともにＡ級、またはAB級動作をさ
せる必要があるが、本考案の電力増幅器において
は第２の増幅器１６の性能はそれ程必要としない
ため、歪等を改善する場合にも第１の増幅器１５
はＡ級またはAB及動作をさせ、第２の増幅器１
６はAB級またはＢ級動作とすることができるた
め前記の結果を得ることができるのである。
する電力増幅器においては歪等を改善するため
に、Ａ級またはAB級動作をさせる場合には、
BTL回路を構成するそれぞれのSEPP回路からな
る増幅器は、ともにＡ級、またはAB級動作をさ
せる必要があるが、本考案の電力増幅器において
は第２の増幅器１６の性能はそれ程必要としない
ため、歪等を改善する場合にも第１の増幅器１５
はＡ級またはAB及動作をさせ、第２の増幅器１
６はAB級またはＢ級動作とすることができるた
め前記の結果を得ることができるのである。
尚、以上は電源としてアースに対して浮動とし
た電源６と７とを直列接続した例で説明した。
た電源６と７とを直列接続した例で説明した。
しかし電源６と７に代つて一電源で構成するこ
ともできる。この場合は第７図に示した如く電源
１７を第２図のＣおよびＤ点間に接続し、電源１
７に抵抗１８と２０とを直列接続した回路を並列
に接続して電源１７の電圧を抵抗１８と２０で分
圧して抵抗１８と２０の抵抗値を等しくし、抵抗
１８と２０の共通接続点に電源１７の中点を作り
反転増幅器１１の反転入力端子へ帰還をかけるよ
うにしても差支えない。
ともできる。この場合は第７図に示した如く電源
１７を第２図のＣおよびＤ点間に接続し、電源１
７に抵抗１８と２０とを直列接続した回路を並列
に接続して電源１７の電圧を抵抗１８と２０で分
圧して抵抗１８と２０の抵抗値を等しくし、抵抗
１８と２０の共通接続点に電源１７の中点を作り
反転増幅器１１の反転入力端子へ帰還をかけるよ
うにしても差支えない。
尚、１９および２１はコンデンサである。この
コンデンサ１９，２１は必ずしも必要としない。
コンデンサ１９，２１は必ずしも必要としない。
以上説明した如く本考案によれば、BTL回路
と同一の出力電圧をより効率よく得ることがで
き、かつ出力端の片側がアースされた通常の増幅
器と本考案の電力増幅器とを出力端のアース側が
共通のスイツチ回路で切替えて使用する場合に生
ずる従来の欠点は解消される。
と同一の出力電圧をより効率よく得ることがで
き、かつ出力端の片側がアースされた通常の増幅
器と本考案の電力増幅器とを出力端のアース側が
共通のスイツチ回路で切替えて使用する場合に生
ずる従来の欠点は解消される。
また、第１の増幅器と第２の増幅器との利得を
正確に一致させる必要はなく、一定の範囲内にあ
ればよく、かつ第２の増幅器の性能は第１の増幅
器の性能に比較して低性能でよいという効果もあ
る。またこのため出力段のトランジスタの電力損
失を減少させることができるという効果もある。
正確に一致させる必要はなく、一定の範囲内にあ
ればよく、かつ第２の増幅器の性能は第１の増幅
器の性能に比較して低性能でよいという効果もあ
る。またこのため出力段のトランジスタの電力損
失を減少させることができるという効果もある。
第１図は従来のBTL回路で構成した出力段を
有する電力増幅器の出力段の回路図。 第２図は本考案の一実施例の電力増幅器の回路
図。 第３図ａ，ｂ，ｃおよびｄは第２図の電力増幅
器の作用の説明に供する波形図。 第４図は第２図の回路と等価な動作を行う増幅
器の回路図。 第５図ａ，ｂおよびｃは第２図の電力増幅器の
出力段のトランジスタの電力損失の説明に供する
波形図。 第６図は第２図の電力増幅器の電力損失を示す
特性図。 第７図は本考案の電力増幅器の電源を１電源で
構成する場合の説明に供する回路図。 １，２，３および４；トランジスタ、５；負
荷、６，７および１７；電源、８；非反転増幅
器、１１；反転増幅器。
有する電力増幅器の出力段の回路図。 第２図は本考案の一実施例の電力増幅器の回路
図。 第３図ａ，ｂ，ｃおよびｄは第２図の電力増幅
器の作用の説明に供する波形図。 第４図は第２図の回路と等価な動作を行う増幅
器の回路図。 第５図ａ，ｂおよびｃは第２図の電力増幅器の
出力段のトランジスタの電力損失の説明に供する
波形図。 第６図は第２図の電力増幅器の電力損失を示す
特性図。 第７図は本考案の電力増幅器の電源を１電源で
構成する場合の説明に供する回路図。 １，２，３および４；トランジスタ、５；負
荷、６，７および１７；電源、８；非反転増幅
器、１１；反転増幅器。
Claims (1)
- 電源を共通とし、かつ互いに逆位相の入力信号
が供給されて増幅動作をする非反転増幅器および
プツシユプル接続された２個のトランジスタの共
通エミツタ接続端と接地間に負荷を接続し各々の
コレクタを上記電源の両端に接続したシングルエ
ンドプツシユプル回路とからなる第１の増幅器
と、反転増幅器およびプツシユプル接続された２
個のトランジスタのそれぞれのエミツタを接地し
各々のコレクタを上記電源の両端に接続したダブ
ルエンデツドプツシユプル回路とからなる第２の
増幅器を有し、前記電源をアースに対して浮動と
し、前記電源の中点の電圧を前記ダブルエンデツ
ドプツシユプル回路の反転増幅器の入力側に負帰
還し、前記第２の増幅器の増幅率を前記第１の増
幅器の増幅率の２倍以上となるように構成したこ
とを特徴とする電力増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1978065556U JPS6119551Y2 (ja) | 1978-05-16 | 1978-05-16 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1978065556U JPS6119551Y2 (ja) | 1978-05-16 | 1978-05-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54167649U JPS54167649U (ja) | 1979-11-26 |
| JPS6119551Y2 true JPS6119551Y2 (ja) | 1986-06-12 |
Family
ID=28970733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1978065556U Expired JPS6119551Y2 (ja) | 1978-05-16 | 1978-05-16 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6119551Y2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59174005A (ja) * | 1983-03-24 | 1984-10-02 | Nippon Gakki Seizo Kk | 電力増幅器 |
| KR950007836B1 (ko) * | 1990-11-27 | 1995-07-20 | 삼성전자주식회사 | 시모스 파워 증폭기 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5416425U (ja) * | 1977-07-06 | 1979-02-02 |
-
1978
- 1978-05-16 JP JP1978065556U patent/JPS6119551Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54167649U (ja) | 1979-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6156642B2 (ja) | ||
| JPS59174005A (ja) | 電力増幅器 | |
| JPH0452649B2 (ja) | ||
| US4134076A (en) | Pulse width modulated signal amplifier | |
| JP2696986B2 (ja) | 低周波増幅器 | |
| JP2739952B2 (ja) | オーディオ増幅回路 | |
| JPH01198816A (ja) | 広帯域差動増幅器 | |
| JPH0247623Y2 (ja) | ||
| GB2066010A (en) | Power amplifier | |
| JP2509462Y2 (ja) | 増幅器 | |
| JPS6214731Y2 (ja) | ||
| JPH08237049A (ja) | 増幅器回路 | |
| SU1635249A1 (ru) | Двухтактный дифференциальный усилитель | |
| JPS6223135Y2 (ja) | ||
| JPS6338575Y2 (ja) | ||
| JPS6119545Y2 (ja) | ||
| JPS6058602B2 (ja) | 増幅出力回路 | |
| JPH07105662B2 (ja) | 多機能差動増幅器 | |
| JPS6017168B2 (ja) | パルス幅変調出力増幅回路 | |
| JPS6325766Y2 (ja) | ||
| JPS6223136Y2 (ja) | ||
| JPH0831745B2 (ja) | 二重平衡変調回路 | |
| JPS6119547Y2 (ja) | ||
| JPS5912206B2 (ja) | 直結式ｂ級増巾器 | |
| JPS5940714A (ja) | 電力増幅器 |