JPS63285590A - 領域内図形描画装置 - Google Patents
領域内図形描画装置Info
- Publication number
- JPS63285590A JPS63285590A JP62120878A JP12087887A JPS63285590A JP S63285590 A JPS63285590 A JP S63285590A JP 62120878 A JP62120878 A JP 62120878A JP 12087887 A JP12087887 A JP 12087887A JP S63285590 A JPS63285590 A JP S63285590A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- mask
- data
- frame buffer
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ラスクスキャン型ディスプレイ装置のフレー
ムバッファ（画素情報を記憶するメモリ）に領域内図形
の書き込みを行う装置に関する。
ムバッファ（画素情報を記憶するメモリ）に領域内図形
の書き込みを行う装置に関する。
本発明は、領域内図形の書き込みを行う装置において、
シザリングのマスクを記憶する記憶手段と、該記憶手段
中のデータと描画データを論理演算し出力する論理手段
を設けたことにより、フレームバッファ上に任意の形状
の領域内だけの図形描画を高速に行うようにしたもので
ある。
シザリングのマスクを記憶する記憶手段と、該記憶手段
中のデータと描画データを論理演算し出力する論理手段
を設けたことにより、フレームバッファ上に任意の形状
の領域内だけの図形描画を高速に行うようにしたもので
ある。
〔従来技術）
最近のグラフィックディスプレイにはシザリング機能が
ある。これは図形データの一部を描画することであり、
フレームバッファへの高速な図形書き込みが重要な課題
である。
ある。これは図形データの一部を描画することであり、
フレームバッファへの高速な図形書き込みが重要な課題
である。
しかし、従来高速描画を実現するためシザリングの形状
は矩形のみでありた。第２図は矩形形状のシザリング方
法の動作について説明するものである。
は矩形のみでありた。第２図は矩形形状のシザリング方
法の動作について説明するものである。
斜線で示した画素を描画するには、まず画素２ｅが直線
２ａと２ｂの間にあるかどうかを判定する。さらに、直
線２ｃと２ｄの間にあるかどうか判定する０両方を満足
する場合は描画するａ２ｅの画素については、条件を満
足しないため描画しない。次いで、２ｆ以降の画素につ
いても同じ判定を行う。第２図の例では、２ｇから２ｈ
まで描画し、それ以外は描画しない。
２ａと２ｂの間にあるかどうかを判定する。さらに、直
線２ｃと２ｄの間にあるかどうか判定する０両方を満足
する場合は描画するａ２ｅの画素については、条件を満
足しないため描画しない。次いで、２ｆ以降の画素につ
いても同じ判定を行う。第２図の例では、２ｇから２ｈ
まで描画し、それ以外は描画しない。
第３図は上述の描画処理を行うための従来の描画装置の
ブロック図である０図形発生器３ａは、アドレスバス３
ｅとデータバス３ｆを介してアドレス信号とデータ信号
をシザリング制御器３ｂにわたす、前記シザリング制御
器３ｂはレザリング後アドレスバス３ｇを介してアドレ
ス信号を、データバス３ｈを介してデータ信号をフレー
ムバッファ制ｆｆ１３ｃへ伝達する。フレームバッファ
制御器３ｃは、前記シザリング制御３ｂから出力される
アドレス信号とデータ信号をもとにフレームバッファ３
ｄへのデータの描画をメモリアドレスバス３１とデータ
バス３ｊを介して行っていた。
ブロック図である０図形発生器３ａは、アドレスバス３
ｅとデータバス３ｆを介してアドレス信号とデータ信号
をシザリング制御器３ｂにわたす、前記シザリング制御
器３ｂはレザリング後アドレスバス３ｇを介してアドレ
ス信号を、データバス３ｈを介してデータ信号をフレー
ムバッファ制ｆｆ１３ｃへ伝達する。フレームバッファ
制御器３ｃは、前記シザリング制御３ｂから出力される
アドレス信号とデータ信号をもとにフレームバッファ３
ｄへのデータの描画をメモリアドレスバス３１とデータ
バス３ｊを介して行っていた。
前記図形発生器３ａは、図形データに基づいて前記アド
レス信号と前記データ信号を第２図の例の丸印のごとく
出力するがそのアルゴリズムの詳細は本発明とは直接関
係がないので省略する。
レス信号と前記データ信号を第２図の例の丸印のごとく
出力するがそのアルゴリズムの詳細は本発明とは直接関
係がないので省略する。
しかし、従来の技術による描画装置には以下のような欠
点があった。
点があった。
前記で述べたように描画範囲が矩形形状であるため、任
意形状のシザリングができない。これは、たとえば１点
から等距離にある図形を全て描画することができない。
意形状のシザリングができない。これは、たとえば１点
から等距離にある図形を全て描画することができない。
また、矩形形状を集合して任意形状にした場合、集合し
た矩形の数だけ、同じ図形データをくり返しシザリング
制御器にわたす必要があり高速性が失われる。
た矩形の数だけ、同じ図形データをくり返しシザリング
制御器にわたす必要があり高速性が失われる。
ｃ問題点を解決するための手段〕
以上述べた従来の問題点を解決するために、本発明では
、 図形データに基づいて描画する画素のデータ信号と前記
画素の位置を示すアドレス信号を出力する図形発生器と
、 任意の形状のマスクが記憶され、前記アドレス信号によ
り選択されたメモリアドレスのマスク信号を発生するマ
スク発生メモリと、 前記データ信号と前記マスク信号の論理積演算を行う手
段と、 各画素の情報を格納するフレームバッファと、前記論理
演算結果のデータ信号と前記アドレス信号を受け、フレ
ームバッファへの書き込みを制ｉするフレームバッファ
制御器でマスクメモリと図形データの論理積をとる構成
とした。
、 図形データに基づいて描画する画素のデータ信号と前記
画素の位置を示すアドレス信号を出力する図形発生器と
、 任意の形状のマスクが記憶され、前記アドレス信号によ
り選択されたメモリアドレスのマスク信号を発生するマ
スク発生メモリと、 前記データ信号と前記マスク信号の論理積演算を行う手
段と、 各画素の情報を格納するフレームバッファと、前記論理
演算結果のデータ信号と前記アドレス信号を受け、フレ
ームバッファへの書き込みを制ｉするフレームバッファ
制御器でマスクメモリと図形データの論理積をとる構成
とした。
任意形状を記憶しているマスク発生メモリは、図形発生
器の出力するアドレス信号と同期して、マスク信号をバ
ス（以下マスクバス）に出力する。
器の出力するアドレス信号と同期して、マスク信号をバ
ス（以下マスクバス）に出力する。
図形発生器の出力するデータ信号とマスク信号の論理積
が演算される。結果として得られた信号はフレームバッ
ファ制御器に入力され、フレームバッファの描画におい
て描画すべき画素を判定するために使用される。
が演算される。結果として得られた信号はフレームバッ
ファ制御器に入力され、フレームバッファの描画におい
て描画すべき画素を判定するために使用される。
以下に本発明の実施例を図面に基づいて説明する。第１
図において、図形発生器１ａは図形データよりアドレス
信号とデータ信号を発生する。前記データ信号は、デー
タバス１ｇに出力される。
図において、図形発生器１ａは図形データよりアドレス
信号とデータ信号を発生する。前記データ信号は、デー
タバス１ｇに出力される。
前記アドレス信号は、アドレスバス１ｈを介して、マス
ク発生メモリｌｂ、フレームバッファ制御１ｄに入力さ
れる。前記マスク発生メモリは、図に示されない書き込
み手段によりフレームバッファのアドレスに対応して、
任意のマスクパターンが書き込まれている。
ク発生メモリｌｂ、フレームバッファ制御１ｄに入力さ
れる。前記マスク発生メモリは、図に示されない書き込
み手段によりフレームバッファのアドレスに対応して、
任意のマスクパターンが書き込まれている。
前記マスク発生メモリ１ｂは、アドレス信号より、マス
ク信号をマスクバス１１に出力する。アンドゲート１ｃ
は、前記データバス１ｇより入力した前記データ信号と
前記マスクバス１１により入力した前記マスク信号を論
理積演算を行い、演算結果をデータバス１ｊに出力する
。
ク信号をマスクバス１１に出力する。アンドゲート１ｃ
は、前記データバス１ｇより入力した前記データ信号と
前記マスクバス１１により入力した前記マスク信号を論
理積演算を行い、演算結果をデータバス１ｊに出力する
。
前記フレームバッファ制御器１ｄは、前記データバス１
ｊより入力したデータ信号と前記アドレスバス１ｈより
入力した前記アドレス信号から、フレームバッファ１ｅ
に描画すべきデータを用意し、データバス１ｋを介して
前記フレームバッファ１ｅへ出力する。これと同時に、
フレームバッファ内のアドレスをメモリードレスバス１
１を介して指定し、前記フレームバッファｌｅへの描画
を行う。前記フレームバッファ１ｅの内容は、続出し制
御器によって読出され、ＣＲＴ上に表示される。
ｊより入力したデータ信号と前記アドレスバス１ｈより
入力した前記アドレス信号から、フレームバッファ１ｅ
に描画すべきデータを用意し、データバス１ｋを介して
前記フレームバッファ１ｅへ出力する。これと同時に、
フレームバッファ内のアドレスをメモリードレスバス１
１を介して指定し、前記フレームバッファｌｅへの描画
を行う。前記フレームバッファ１ｅの内容は、続出し制
御器によって読出され、ＣＲＴ上に表示される。
次に動作について第４図を用いて説明する。説明を簡単
にするため縦横に４つの画素が割当てられているものと
する。
にするため縦横に４つの画素が割当てられているものと
する。
第４図（ａｌに斜線を付けて示した三角形は、図形発生
器によって作られた描画図形とする。第４図（ｂｌはマ
スク発生メモリに記憶された形状を示す。
器によって作られた描画図形とする。第４図（ｂｌはマ
スク発生メモリに記憶された形状を示す。
図中１の示された部分がマスクとして設定された形状で
ある。第４図（ａｌの各画素と第４図世）の各画素の論
理積がアンドゲートＩＣにて行われる。結果として、第
４図（Ｃ）に斜線を付けて示した画素のみが描画される
。
ある。第４図（ａｌの各画素と第４図世）の各画素の論
理積がアンドゲートＩＣにて行われる。結果として、第
４図（Ｃ）に斜線を付けて示した画素のみが描画される
。
画素数を縦横増したときに描画される様子を第４図ｆｄ
ｌに示す。画素数を増すことによりシザリング形状を任
意の形状に指定することができる。第４図（ｄｌにおい
てはマスク発生メモリを円形状として、その領域内に高
速に描画している。
ｌに示す。画素数を増すことによりシザリング形状を任
意の形状に指定することができる。第４図（ｄｌにおい
てはマスク発生メモリを円形状として、その領域内に高
速に描画している。
以上の実施例は、１画素１ビツトについて述べている。
１画素２ビツト以上割当てることを考えた場合、１画素
の各ビットに対してマスク信号と論理積をとることによ
り多色においても実施できる。
の各ビットに対してマスク信号と論理積をとることによ
り多色においても実施できる。
本実施例においても論理演算として論理積をもらいマス
クのある部分のみを表示したが、これに限られるもので
はない。
クのある部分のみを表示したが、これに限られるもので
はない。
以上、本発明はシザリング制御器のかわりに、マスク発
生メモリを使用し、マスク信号と図形データの信号の論
理積を行うことにより、任意形状の領域内にだけ図形を
高速に描くという効果がある。
生メモリを使用し、マスク信号と図形データの信号の論
理積を行うことにより、任意形状の領域内にだけ図形を
高速に描くという効果がある。
第１図は本発明の実施例を示すブロック図、第２図はシ
ザリングによる矩形内図形描画説明図。 第３図は従来の矩形内の図形描画装置を示すブロック図
、第４図はマスク発生メモリを用いた任意形状の領域内
に図形を描画する説明図である。 １ａ・・・図形発生器 １ｂ・・・マスク発生メモリ ＩＣ・・・アンドゲート １ｄ・・・フレームバッファ制御器 １ｅ・・・フレームバッファ 以上
ザリングによる矩形内図形描画説明図。 第３図は従来の矩形内の図形描画装置を示すブロック図
、第４図はマスク発生メモリを用いた任意形状の領域内
に図形を描画する説明図である。 １ａ・・・図形発生器 １ｂ・・・マスク発生メモリ ＩＣ・・・アンドゲート １ｄ・・・フレームバッファ制御器 １ｅ・・・フレームバッファ 以上
Claims (1)
- 【特許請求の範囲】 図形データに基づいて描画する画素のデータ信号と前記
画素の位置を示すアドレス信号を出力する図形発生器と
、 任意の形状のマスクが記憶され、前記アドレス信号によ
り選択されたメモリアドレスのマスク信号を発生するマ
スク発生メモリと、 前記データ信号と前記マスク信号の論理積演算を行う手
段と、 各画素の情報を格納するフレームバッファと、前記論理
演算結果のデータ信号と前記アドレス信号を受け、フレ
ームバッファへの書き込みを制御するフレームバッファ
制御器で構成されることを特徴とする領域内図形描画装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62120878A JPS63285590A (ja) | 1987-05-18 | 1987-05-18 | 領域内図形描画装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62120878A JPS63285590A (ja) | 1987-05-18 | 1987-05-18 | 領域内図形描画装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63285590A true JPS63285590A (ja) | 1988-11-22 |
Family
ID=14797199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62120878A Pending JPS63285590A (ja) | 1987-05-18 | 1987-05-18 | 領域内図形描画装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63285590A (ja) |
-
1987
- 1987-05-18 JP JP62120878A patent/JPS63285590A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0327119B2 (ja) | ||
| JPH0141994B2 (ja) | ||
| JPS6049391A (ja) | ラスタ走査表示システム | |
| JPH0514312B2 (ja) | ||
| JPH0222389B2 (ja) | ||
| JPS627552B2 (ja) | ||
| JPS6261092A (ja) | 表示装置 | |
| US4748442A (en) | Visual displaying | |
| US5870074A (en) | Image display control device, method and computer program product | |
| JPH04291684A (ja) | 太線描画装置 | |
| JPS6032088A (ja) | Ｃｒｔ表示端末装置 | |
| JPS6235393A (ja) | 汎用グラフイツクデイスプレイ装置 | |
| JP3354725B2 (ja) | 表示装置 | |
| JPS61200580A (ja) | ビツトマツプ表示制御方式 | |
| JPS6116077B2 (ja) | ||
| JPH0830254A (ja) | 表示効果発生回路 | |
| JPS623293A (ja) | ライン移動描画装置 | |
| JPS6191692A (ja) | パタ−ン出力装置 | |
| JPS60258586A (ja) | パタ−ン表示方式 | |
| JPH0546137A (ja) | 矩形パターン発生回路 | |
| JPS6296988A (ja) | 高精細デイスプレイ装置 | |
| JPH08179919A (ja) | カーソル表示位置の制御装置 | |
| JPS5812590B2 (ja) | 表示装置 | |
| JPH0588660A (ja) | グラフイツクデータ描画装置 | |
| JPS59184393A (ja) | カ−ソル表示装置 |