JPS6128231B2 - - Google Patents

Info

Publication number
JPS6128231B2
JPS6128231B2 JP9839777A JP9839777A JPS6128231B2 JP S6128231 B2 JPS6128231 B2 JP S6128231B2 JP 9839777 A JP9839777 A JP 9839777A JP 9839777 A JP9839777 A JP 9839777A JP S6128231 B2 JPS6128231 B2 JP S6128231B2
Authority
JP
Japan
Prior art keywords
film
silicon dioxide
polycrystalline silicon
region
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP9839777A
Other languages
English (en)
Other versions
JPS5432078A (en
Inventor
Yoji Yamanaka
Toshio Wada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP9839777A priority Critical patent/JPS5432078A/ja
Publication of JPS5432078A publication Critical patent/JPS5432078A/ja
Publication of JPS6128231B2 publication Critical patent/JPS6128231B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法にかかり、特に
微細構造かつチヤンネル領域に隣接せるソース、
ドレイン領域の部分が浅く形成される絶縁ゲート
型集積回路装置の製造方法に関するものです。
近年、絶縁ゲート型電界効果トランジスタを有
する半導体集積回路は高速化、高密度化の要求が
高まり、それとともに微細パタン加工法の開発も
重要なものとなつている。パタンの微細化が進む
につれ、ゲート電極もしくは基板中の不純物拡散
層と金属配線との間の絶縁膜に開孔を施す接続穴
の大きさも8μm〜1μmと小さなものとなり、
特に基板中の不純物拡散層と金属配線との接続穴
は従来行なわれている写真蝕刻法では開孔し難
い。
一方、ソース、ドレイン領域の電極取出し部は
深く、チヤンネル領域との隣接部は浅く形成する
有効な方法はなかつた。
従つて本発明の目的は基板中の不純物拡散と金
属配線とを接続する接続穴を容易に開孔せしめ、
かつ上記形状のソース、ドレイン領域を容易にか
つ高い歩留り、で製造する有効な方法を提供する
ことにある。
本発明の特徴は、一導電型の半導体基板の活性
領域に絶縁膜ゲート型電界効果トランジスタを製
造する方法において、ソース、ドレイン領域のう
ち、チヤンネル領域に隣接せる第1の部分にはう
すい二酸化硅素膜を被着し該第1の部分不活性領
域の第2の部分には多結晶硅素膜を被着し、熱拡
散により該うすい二酸化硅素膜および該多結晶硅
素膜を通して逆導電型の不純物をソース、ドレイ
ン形成領域に導入し、熱酸化を行うことにより、
該第1の部分には浅いPN接合が形成され、該第
2の部分には深いPN接合が形成されこの両者を
もつてソース、ドレイン領域が構成されかつ該多
結晶硅素膜上には熱酸化による二酸化硅素層が形
成され、該二酸化硅素層に接続穴を開孔して、該
多結晶硅素膜に該接続穴を通してコンタクトする
金属配線を形成する半導体装置の製造方法にあ
る。
かかる本発明は、逆導電型領域上が凹形状にな
らずフオトレジスト膜厚がほぼ均一に被覆できる
という原理に基づき、従つて微小な接続穴でも均
一に開孔でき、歩留りの高い高密度集積回路装置
が得られる。又、ソース、ドレイン領域の深い
PN接合部分と浅いPN接合部分とが同時に形成で
きるから工程が簡素化され、かつ上記方法によれ
ば、基板領域のPN接合のゲート絶縁膜下への広
がりを自動的におさえることができ、短チヤンネ
ル型トランジスタの形成を容易とする。
次に図面を参照して本発明の実施例を説明す
る。
第1図は本発明の第1の実施例の主たる工程に
おける断面図である。はじめに第1図Aに示すよ
うにP型硅素結晶基板101に窒化硅素膜を用い
た公知の選択酸化法によつて活性領域と不活性領
域とを形成し、不活性領域にはP+拡散層103
と厚い二酸化硅素膜102を、活性領域には50
0Aの二酸化硅素膜104を選択的に形成する。
その後第1図Bに示すように多結晶硅素膜105
を約5000Å、窒素硅素膜106を1000Å、二酸化
硅素膜107を約200Å形成し、写真蝕刻法によ
り、二酸化硅素膜107を弗酸水溶液で選択的に
エツチング除去する。次に第1図Cに示すように
窒化硅素膜106を熱リン酸中でエツチング除去
し、多結晶硅素膜105を選択的に露呈せしめ、
そこにリン拡散を行なつた後に多結晶硅素膜10
5を硝酸と弗酸と氷酢酸の混合液にてエツチング
除去する。リンを含有する多結晶硅素は不純物を
含まない多結晶硅素より数十倍エツチング速度が
早いため、多結晶硅素膜厚の不均一性に関係なく
均一にトランジスタ除去できる。その後第1図D
に示すように二酸化硅素膜107を弗酸水溶液で
窒化硅素膜106を熱リン酸中で順次エツチング
除去する。このとき一部露呈している二酸化硅素
膜104は約500Å程度の膜厚なので二酸化硅素
膜107をエツチング除去しても約800Å程度残
留する。その後この残留した二酸化硅素膜と多結
晶硅素膜を通して同時にリンの熱拡散をし、熱酸
化を行ないソース領域108、ドレイン領域10
9及び二酸化硅素膜110を形成する。このとき
多結晶硅素より二酸化硅素膜の方が拡散係数が小
のため、前述の残留した二酸化硅素膜下はPN接
合深さが浅く、多結晶硅素膜下では深くなる。な
お残留した二酸化硅素膜の厚さは前工程における
窒化硅素膜106を熱酸化のマスクとして酸化を
行ない、所望の膜厚に制御することも可能であ
る。次に第1図Eに示すように多結晶硅素105
上に金属配線との接続穴を開孔し、アルミニウム
配線111,112を形成する。接続穴を開孔す
るための写真蝕刻法において、ソース領域108
上には多結晶硅素105が形成されているため、
従来技術と比べ表面がほぼ均一になつており、従
つて先に述べたようにフオトレジスト膜の問題点
を解決でき、微小接続穴も確実に開孔できる。第
1の実施例によつて得られる効果はまず微小接続
穴でも容易に開孔できることである。即ち、ソー
ス及びドレイン領域上の多結晶硅素よつて、凹形
状を解消し、他の領域とほぼ平坦な構造となるた
め前述のようなフオトレジストの問題点を解決で
きる。またソース及びドレイン領域のPN接合の
ゲート絶縁膜下への広がりが自動的におさえられ
るため、短チヤンネル型トランジスタの形成を容
易にし、されにPN接合の深さが浅いことによつ
て生じる高抵抗が多結晶硅素膜によつて低抵抗化
でき、またアルミニウムが拡散層をつき抜けで
PN接合不良を起すことも多結晶硅素膜によつて
防止できる。さらにまた表面がほぼ平坦になるた
めアルミニウム配線の断線、シヨートなどの不良
も防止できる。
第2図は本発明の第2の実施例を説明するため
の断面図である。はじめに第2図Aに示すように
P型硅素単結晶基板201に窒化硅素膜を用いた
選択酸化法によつて活性領域と不活性領域には
P+拡散層202と厚い二酸化硅素膜2203
を、活性領域は約500Åの二酸化硅素膜204を
選択的に形成する。その後第2図Bに示すように
多結晶硅素膜205を約5000Å形成し、引き続き
約000Åの窒化硅素膜206,207,208を
選択的に被覆する次に第2図Cに示すように前述
の窒化硅素膜206,207,208をマスクと
してリンを多結晶硅素205中に拡散した後、
1000℃にて酸化し、窒化硅素膜206,207,
208の被われていない領域の多結晶硅素を二酸
化硅素膜209に変える。リンを含む多結晶硅素
は不純物を含まない多結晶硅素膜より酸化速度が
早いため、酸化による横方向への広がり、また多
結晶硅素膜膜厚の不均一性をおさえることができ
る。その後第2図Dに示すように多結晶硅素膜2
05を酸化して形成した二酸化硅素膜209を弗
酸水溶液で所望の厚さが残留するようにエツチン
グを行なう。本実施例では約300Åの二酸化硅素
膜を残留せしめた。その後熱リン酸中にて窒化硅
素膜206,207,208をエツチング除去し
た後第1の実施例と同様に多結晶硅素205と残
留せしめた二酸化硅素膜209を通して熱拡散に
よりリン拡散を同時に行いそして酸化を行ない、
ソース領域210及びドレイン領域211を形成
し、それとともに二酸化硅素膜212も形成され
る。その後は第2図Eに示すように多結晶硅素上
の二酸化硅素膜212に開孔を施し、アルミニウ
ム配線213,214を行なつて完成する。第2
の実施例で得られる効果は第1の部分の実施例で
得られた効果と全く等しいことは明らかである。
なお第1及び第2の実施例において、多結晶硅
素膜上に窒化硅素膜を被覆したが必要に応じて二
酸化硅素膜を介してもよい。
また種々のエツチングにおいてプラズマもしく
はスパツタ―エツチングなどを使用しても同様の
効果を得る。
【図面の簡単な説明】
第1図A乃至第1図E及び第2図A乃至第2図
Eはそれぞれ本発明の第1の実施例及び第2の実
施例の製造を工程順に示した断面図である。 尚図において、101,201,はシリコン基
板、102,104,107,110,203,
204,209は二酸化硅素膜、103,202
はP+拡散層、108,109,210,211
はn-拡散層、105,205は多結晶硅素膜、
107,206,207,208は窒化硅素膜、
111,112,213,214はアルミニウム
配線である。

Claims (1)

    【特許請求の範囲】
  1. 1 一導電型の半導体基板の活性領域に絶縁ゲー
    ト型電界効果トランジスタを製造する方法におい
    て、ソース、ドレイン形成領域のうちチヤンネル
    領域に隣接せる第1の部分には、うすい二酸化硅
    素膜を被着し、該第1の部分と不活性領域間の第
    2の部分には多結晶硅素膜を被着し、熱拡散によ
    り該うすい二酸化硅素膜および該多結晶硅素膜を
    通して逆導電型の不純物をソース、ドレイン形式
    領域に導入し、熱酸化を行うことにより、該第1
    の部分には浅いPN接合が形成され、該第2の部
    分には深いPN接合が形成されこの両者をもつて
    ソース、ドレイン領域が構成され、かつ該多結晶
    硅素膜上には熱酸化による二酸化硅素層が形成さ
    れ、該二酸化硅素層に接続穴を開孔して、該多結
    晶硅素膜に該接続穴を通してコンタクトする金属
    配線を形成することを特徴とする半導体装置の製
    造方法。
JP9839777A 1977-08-16 1977-08-16 Semiconductor device Granted JPS5432078A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9839777A JPS5432078A (en) 1977-08-16 1977-08-16 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9839777A JPS5432078A (en) 1977-08-16 1977-08-16 Semiconductor device

Publications (2)

Publication Number Publication Date
JPS5432078A JPS5432078A (en) 1979-03-09
JPS6128231B2 true JPS6128231B2 (ja) 1986-06-28

Family

ID=14218693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9839777A Granted JPS5432078A (en) 1977-08-16 1977-08-16 Semiconductor device

Country Status (1)

Country Link
JP (1) JPS5432078A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5612773A (en) * 1979-07-12 1981-02-07 Seiko Epson Corp Silicon gate mos field-effect transistor
JPS615766A (ja) * 1984-06-18 1986-01-11 Aoyama Kazuko 醸造飲料水の製造法
JPS6147178A (ja) * 1984-08-09 1986-03-07 Takara Shuzo Co Ltd 豆乳入りアルコ−ル飲料

Also Published As

Publication number Publication date
JPS5432078A (en) 1979-03-09

Similar Documents

Publication Publication Date Title
JPH0570303B2 (ja)
JPH0548617B2 (ja)
JPS6041470B2 (ja) 半導体装置の製造方法
KR910000020B1 (ko) 반도체장치의 제조방법
JPS6128231B2 (ja)
JPH0127589B2 (ja)
JPS6134255B2 (ja)
JPS6161268B2 (ja)
JPS6237543B2 (ja)
JPS6115579B2 (ja)
JPS63102340A (ja) 半導体装置の製造方法
JPS60785B2 (ja) Mos型半導体装置の製造方法
JPS5943832B2 (ja) 半導体装置の製造方法
JPS6123670B2 (ja)
JPS6058637A (ja) 半導体装置の製造方法
JPS61214567A (ja) 半導体装置の製造方法
JPS6263435A (ja) 半導体装置の製造方法
JPS63170922A (ja) 配線方法
JPS60258965A (ja) 半導体装置の製造方法
JPS6112394B2 (ja)
JPH0140502B2 (ja)
JPS612362A (ja) 半導体装置の製造方法
JPS63115373A (ja) 半導体装置
JPS6211515B2 (ja)
JPS6023509B2 (ja) Mos形半導体装置