JPS613432A - 半導体装置の製造方法および製造装置 - Google Patents

半導体装置の製造方法および製造装置

Info

Publication number
JPS613432A
JPS613432A JP59123228A JP12322884A JPS613432A JP S613432 A JPS613432 A JP S613432A JP 59123228 A JP59123228 A JP 59123228A JP 12322884 A JP12322884 A JP 12322884A JP S613432 A JPS613432 A JP S613432A
Authority
JP
Japan
Prior art keywords
pattern
resist
semiconductor device
substrate
electroplating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59123228A
Other languages
English (en)
Inventor
Toshiyuki Honda
本田 俊之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP59123228A priority Critical patent/JPS613432A/ja
Publication of JPS613432A publication Critical patent/JPS613432A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00Subject matter not provided for in other groups of this subclass

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造工程のなかで電気メッキ法忙
よる金属パターン形成工程において、メッキ電極の引き
出し口の製造方法および製造装置に関するものである。
〔従来技術とその問題点〕
従来、半導体基板上に電気メツキ法により金属パターン
を形成する場合には下記の工程に従って行われていた。
すなわち、まず、半導体基板の一方の表面上に金属薄膜
を、スパッタリング法を用いて形成し、次いで前記金属
薄膜の上にレジストを塗布した後に、前記レジストに所
望パターンを露光して現像し、前記レジストがポジレジ
ストの場合は後の電気メツキ工程において、電極用とし
て形成しておいた前記金属薄膜の電極引き出し口の上に
かぶったポジレジストを、ナイフで削りおとすか、ある
いはアセトンでぬぐいおとして、電気メッキ用電極の引
き出し口において、金属薄膜を露出させ、その後、半導
体基板の前記電気メツキ用電極の引き出し口に定電流源
の負側端子を、金属電極複に定電流源の正側端子をそれ
ぞれ接触させて両者をメッキ液の中で対向させ、電極間
に通電してメッキパターンを形成するものである。
以上のような従来の工程において問題となるのは、電気
メツキ電極の引き出し口上にかぶったポジレジストを除
去する場合に、ナイフ等でひつかいて落どしていたので
はひつかきくずによる粉が基板全面に散らばり、これが
原因となって、メッキ面が荒れたりメッキ金属が粉の付
着部分だけに異常に堆積されるという点である。また、
アセトン等をしみ込ませた布でレジストをぬぐい落とす
場合においても、レジストと下地金属膜との境界にアセ
トンが汲み込んで所望形状よりも広い部分のレジストが
除去されてしまう等の欠点があった。
〔発明の目的〕
本発明はこのような従来の欠点を除去し、メッキ用電極
引き出し口を容易に形成する半導体装置の製造方法およ
び製造装置を提供することにある。
〔発明の構成〕
本発明は露光工程において半導体装置のパターンの露光
と同時に、電気メッキ用電極引き出し日用のパターンを
露光することを特徴とする半導体装置の製造方法および
この方法を実施する製造装置である。
〔実施例の説明〕
以下に図面を参照しながら本発明の一実施例について詳
細に説明する。
第1図は本発明による半導体装置の主要製造工程におけ
る断面図を順次示しだものである。
(a)は200〜500μmの厚みを有するシリコン単
結晶基板lOの両面に熱酸化によりシリコン酸化膜11
を厚さ5000λ程度形成した後に、一方のシリコン酸
化膜11の表面にTiおよびAuをそれぞれ50Aおよ
び200λ程度連続スパッタリングしてTi−Au膜1
2を積層した後、Ti−Au膜12上にポジレジスト1
3を塗布した状態を示す。
(b)はポジレジス) 13上に電子線描画装置により
、半導体装置のパターン14および電気メッキ電極引き
出し日用のパターン15を電子線照射後現像して形成し
た状態である。
(c)は電極引き出し口15に定電流源の負側端子を、
定電流源の正側に金属板をそれぞれ接触させてメッキ液
中に入れ、これを試料と対向させて通電し、金属パター
ン用を形成した状態である。
(d)はレジスト13を除去した後のものである。
第2図(a) 、 (b)は本発明による半導体装置の
製造装置特に電子線露光装置のウエノ・用材料ホルダの
断面図および正面図である。
露光用基板20は露光面を金属板21で、裏面を金属板
22ではさみ込む様にして板バネ23で固定する。
この金属板21には両パターン14.15の形成に必要
な形状を象った窓24を備えている。基板20上にポジ
レジストが塗布してあって後の工程において電気メツキ
法により金属パターンを形成する際には金属板2HC備
えた窓24を通し、電子線照射することによってあわせ
て電極引き出し口のパターンを形成することができる。
〔発明の効果〕
本発明によれば、電極引き出し口15上にがぶったポジ
レジスト18を除去する工程を露光工程に含めることが
できるので、半導体装置の製造工程を簡略化し、工程簡
略化に伴なうゴミの付着の軽減が可能となり、メッキ工
程におけるゴミの影響によるメッキ面の荒れを防止でき
る効果を有するものである。
【図面の簡単な説明】
第1図(a)〜(d)は本発明による半導体装置の製造
方法の一実施例についてその主要工程における断面を順
次示した図、第2図(a)は本発明による半導体装置の
製造装置の断面図、(b)は同正面図である。 10・・・シリコン単結晶基板、11・・・シリコン酸
化膜、12・・・Ti−Au膜、13・・・ポジレジス
ト、14・・・半導体装置のパターン、15・・・メッ
キ用電極引き出し口、16・・・Mパターン。

Claims (2)

    【特許請求の範囲】
  1. (1)半導体基板上に金属薄膜を形成し、その上にレジ
    ストを塗布した後露光してパターンを形成し、次いで前
    記金属薄膜を電極として電気メッキ法により前記レジス
    トパターンと相補の金属パターンを形成する半導体製造
    方法において、前記露光工程にて半導体装置のパターン
    および電気メッキ用電極引き出し口のパターンを同時に
    露光することを特徴とする半導体装置の製造方法。
  2. (2)半導体基板上に金属薄膜を形成し、その上にレジ
    ストを塗布した後、露光してパターンを形成し、前記金
    属薄膜を電極にして電気メッキ法により前記レジストパ
    ターンと相補の金属パターンを形成する工程において、
    前記露光工程に用いる基板保持用の金属板に、半導体装
    置のパターンおよび電気メッキ用電極引き出し口のパタ
    ーンを同時に露光させる窓を設けたことを特徴とする半
    導体装置の製造装置。
JP59123228A 1984-06-15 1984-06-15 半導体装置の製造方法および製造装置 Pending JPS613432A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59123228A JPS613432A (ja) 1984-06-15 1984-06-15 半導体装置の製造方法および製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59123228A JPS613432A (ja) 1984-06-15 1984-06-15 半導体装置の製造方法および製造装置

Publications (1)

Publication Number Publication Date
JPS613432A true JPS613432A (ja) 1986-01-09

Family

ID=14855369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59123228A Pending JPS613432A (ja) 1984-06-15 1984-06-15 半導体装置の製造方法および製造装置

Country Status (1)

Country Link
JP (1) JPS613432A (ja)

Similar Documents

Publication Publication Date Title
CA1301952C (en) Selective solder formation on printed circuit boards
US3945902A (en) Metallized device and method of fabrication
US3960561A (en) Method for making electrical lead frame devices
JPH06224073A (ja) 積層セラミックコンデンサの製造方法
JPH02267967A (ja) 半導体素子の製造方法
JPS613432A (ja) 半導体装置の製造方法および製造装置
JPH0246680B2 (ja)
JPH0136557B2 (ja)
JPH02253628A (ja) 半導体装置の製造方法
JPS61144396A (ja) スクリ−ン製版
US20040245110A1 (en) Method of wiring formation and method for manufacturing electronic components
JPH07254534A (ja) 電子部品の外部電極形成方法
JPS606555B2 (ja) 混成集積回路の抵抗体構造
JPH02271635A (ja) 半導体装置の製造方法
JPH043044B2 (ja)
JP2830633B2 (ja) 半導体装置の製造方法
JPS61240661A (ja) 厚膜金属パタ−ンの形成方法
JPH04146685A (ja) 修復パッド及びその製造方法
JPS58105504A (ja) 薄膜抵抗回路部品の製造方法
JPS6116527A (ja) 金属電極の製造方法
JPS6068337A (ja) X線リソグラフィ−用マスクの作成方法
JPS5938314B2 (ja) 厚膜ペ−ストのメツキ方法
JPS59117219A (ja) 半導体装置の製造方法
JPH08250448A (ja) 半導体装置の電極形成方法
JPS5848334A (ja) メッシュ製造用ガラス基板の製造方法