JPS6145331A - 乱数発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

［産業上の利用分野］ 本発明は乱数発生回路、特に簡ｔｒｔな構成で乱数信号
を得ることのＴｉ能な改良された乱数光り１回路に関す
る。 １背玖技術］ 電子回路を用いて打楽器の？？「ヤ）ゲ・−ムの効果音
等を１ａるためには乱数を出力りる肩［昌盲源が必要で
あり、このため従来より各種の乱数発生回路が開発実用
化されている。 第２図にはこのようむ従来め乱数発生回路が示されてａ
３す、ξの乱故発夕１回路は、第２図（Ａ）に示ずご件
く、Ｉｒ１列入力並列出力型のジノ］・レジスタ１０と
、このシフトレジスタ１０のメモリ内容を演痒し所定の
シリアルｆｃ７号を該ジットレジスタに入力する帰還回
路１２と、を含む。そして、シフトパルス出力回路１４
からシフトパルスＳＰが入力される瓜に帰還回路１２か
らシフトレジスタ１０に新たなシリアル信列を人力して
メモリ内容を図中右方向にシ゛ノドすることにより、該
シフトレジスタ内に所定周期の擬似乱数を発生させてい
る。 第２図（８）にはこのような従来の乱数発生回路力部　
　　路の具体的な回路構成が示されており、実施例の乱
数発生回路は、ｎ段のシフトレジスタ１０と、該ジット
レジスタ１０から所望のパラレル出力が人力される帰還
回路１２と、を含み、２４″　〜１のり［１ツク周期を
もった擬似乱数をシフトレジスタ１０内（二発牛ざ牡で
いる。 従って、該シフトレジスタ１０の任なの段の内容を出力
して取り出りと、０と１の不規則な乱数系列が得られる
。その乱数系列は、前述したように２’−１の周期をも
っているため、擬似乱数とげばれるが、ｎの値が充分大
きな場合にはこの周期も大きなものとなるため、実際の
用途では真の乱数と同性に見なしてもＫしつかえない。 従って、このようにして得られた乱数をサン１リングア
ドレスとしで用いることにより、所望の雑音信号を出力
づることはＯＩ能となる。

【発明が解決しようと！ｌ−る問題点１しかし、従来の
乱数発生回路は、シフトレジスタ１０と、該シフトレジ
スタ１０にシフトパルスを供給するシフトパルス出力回
路１４と、をそれぞれ独立に設ける必要があるため、回
路の部品点数が多くなり、装置全体がｌｊ雑かつ、１２
ｉ価なものどなるという欠点があった。 特に、電子回路を用いて所）Ｉ」の音を光にｌ　ｔＪ゛
る音発生回路に１１３いては、このような錐＆波形発生
用の乱数光う１回路の外に所望の擬７４を発イ１°させ
るための周期波形光８１ｒ′Ｉｌ路が段【ノられており
、従って、このような従来の乱数光４１回路を、周期波
形光！１回路と別個独立して設けると、回路全体が極め
て複雑かつ高価となり、しかも回路全体が大ハリ化覆る
という欠点があった。 ［発明の目的１ 本発明はこのような従来の課題に鑑み成されたものであ
り、その目的は回路全体の集積度を高め小型でかつ低−
１ストな乱数ｆｅ　４＋　１ｊｉｌ路を提供することに
ある。 Ｅ問題点を解決するだめの手段及び作用］前記目的を達
成するため、本発明の回路は、累算値を記憶する累いメ
ーしりと、前記累幹値と外部入力される周波数データと
を加痺しこの加惇値を新たな累Ｑ値として前記累ｐメエ
リに出込み記憶させるための第１加詩器と、を含み、前
記第１加算器の累Ｑ値がオーバーフローした際発生する
桁上げ信号にνづきシフトパルスを出力するシフトパル
ス出力部と、 乱数値メモリ及び第２加詩器から成り前記シフトパルス
が人力される１文に第２加算器を用いて乱数値メモリ内
容を倍数加飾して更新しシフトレジメタとして曙能する
シフト回路と、前記乱数値メモリの出力に基づき前記ｗ
４２加綽器のキャリー入力端子に９？Ｄ遠信号をフィー
ドバック入力する帰還回路と、を含み、前記乱数値メモ
リ内に所定の乱数を発生させる乱数発生部と、 を有し、前記第１加わ器及び第２加わ器は、同一の加ｎ
器を時分割して共用Ｊ°ることを特徴とする。 以上の構成とすることにより、本発明の乱数発生回路は
、使用する部品点数を減少させ、回路全体の集積度を高
めることが司能となり、この結果、小型でかつ低二」ス
トが乱数発生回路を提供することができる。 ここにＪ３いて、本発明の乱数発生回路は各村の用途に
幅広く用いることがＩＪ能であり、！Ｉ％１１に音発生
回路において雑音を発生ずる際し二使用りる乱数発生源
として好適である。 ［実施例１ 次に本発明の好適な実施例を図面に基づき説明する。 （Ａ＞乱数発生回路の原Ｊｎ１ 第１図には本発明に係る乱数発生回路の好適な実施例が
ボされ【おり、実施例の乱数発生回路は、シフトパルス
８１〕を出力りるシフトパルス出力部２０と、該シフト
パルスＳ　Ｉ）が入力される度に所定の乱数を発生さ・
せる乱数発生部′２２と、を含む。 前記シフトパルス出力部２０Ｇよ、周波数１−ラメモリ
２４内に記憶された周波数デ・り［と本幹メモリ２６内
に記憶（きれた累算値）３とを加Ｑ器２８にＪ：り加粋
し、その加飾値を新たな累０値Ｂとし累算メモリ２６の
メｔ−り内容を更新する。 このＪ：うな累ｇ＞メ℃す２６の更新は、タイミング発
生回路３０から・定の周期でライトパルスａが入ノｊさ
れる度に行われる。 従って、実施例のシフトパルス出力部２０は、加鉛（器
２８の動作により累算メモリ２６内に記憶された累篩値
と周波数データメモリ２４から出力される周波数データ
Ｆどを加算し、タイミング発生回路３０からライトパル
スａが出力されていれば該加Ｑ値を新！、ニな累算値と
して累痺メしり２６内へ甜込み記憶していくことになる
。 そして、加ｐ器２８は、このような累算値Ｂと周波数デ
ータ］：との加飾の結果この加飾値がオーバー２０−し
た際、出力端ｒ−ＣＯから桁Ｊ−げ信号Ｃを出力し、こ
のようにして出力された桁上げ信・号ＣＳ、ｔタイミン
グ発生回路３０から出力されるソイ１−パルスａど同一
・周期をもつタイミング（Ｆ’；　ｊＥ　ｌ）とともに
／ンドゲー）−３１へ供給され、Ｉノドゲート３１から
シフトパルスＳＰとして出力される。 このように、実施例のシフトパルス出力部２０は、加飾
器２８がオーバーフ【」−シ桁−［げ借上Ｃを出）ｊす
る痘に乱数発生部２２へ向はシフトパルスＳ「コを出力
りる。 このシフトパルスＳ　Ｐが出力される時間間隔は、加ｉ
″＞器２８がオーバーフロー１６時間開閉であり、従っ
て、該加ｎｎ２８に人力される周波数データ「の値が大
きければ該時間間隔を短くすることができ、その１：の
値を小さく−することによりその時間間隔を長くするこ
とが°Ｃきる。 従って、該周波数アータメ゛しり２４内に１！：込み記
憶１゛る周波数う−り［：の値を大さく設定づ°ること
により、実施例のシフトパルス出力部２０からは短い時
間間隔でシフトパルスＳＰが出力さ゛れ、また周波数ン
゛・タメ・しす２４内へ小さな周波数データトを設定す
ることにより、出力されるシフトパルスＳ　ＩＪの時間
間隔を長り１゛ることが１り能となる。 また、実施例の乱数光９゛部２２は、シフトレジスタと
して別能するシフト［１路３２ど、該シフト回路３２の
並列出力に基づきシリアル９１ｇをシフト回路３２へ供
給りる９＋ｄ　Ｌ２回路１２と、を含む。 １３Ｇ記シフト回路３２は、乱数値メモリ３４及び第２
加算器３６からなり、シフトパルス出力部２０からシフ
トパルスＳＰが入力される度に第２加算器３６を用いて
乱数値メモリ３４のメーＬり内容を倍数加算して新たな
メモリ内容に更新する。 なお、実施例においては、第２加算器３６は乱数値メピ
リ３４のメピリ内容を２倍に加算する２倍器として機能
している。 このにうにすることにより、乱数値メしり３４に記憶さ
れたメモリ内容は、シフトパルスＳ　Ｐが人力される１
良に順次上位桁にシフトシ、シフトレジスタとして機能
′丈ることになる。 づなわら、乱数値メモリ３４のメモリ内容が例えばｒｏ
ｏｌｌＪで、ｇ運回路１２の９ｍ還値をｒＯＪとした場
合に、そのメモリ内容が第２加庫器３６にＪ：り倍数加
飾づると、その内容は１０１１０」となる。また、この
新たなメモリ内容「０１１０」が加客）器３′６に−よ
り更に倍数加粋されると、そのメモリ内容は「１１００
Ｊとなる。 このように、シフト回路３２はシフトレジスタと同様に
開面する（−とが理解される。 そして、帰還回路１２　ＧＪ、乱数１直メモリ３４の並
列出力に塁づさ帰’Ｊ’；！　（：ｉ　’に；として所
定のシリアル信号を出力し、該シリアル信号を第２加り
ン器３６のキ１／り一人力喘了Ｃ）に人力している。。 ここで、キｌｙり一入力端了Ｃ１は、ジノミーレジスタ
（於（プるシリ）／ル入力と等価になる。 このようにすることにより、実施例の乱数発生部２２は
、り１２図に示！Ｊ口路と全く同様に機能し、シフトパ
ルスＳＰが入ノ〕される度に乱数値メモリ３４内部に乱
数を発生させることができる。 この際、乱数の発生周期は、シフトパルス出力部２０か
ら供給されるシフトパルスＳ　Ｐの出力周期により定ま
り、従つ゛【周波数データメモリ２４内へ書込み記憶す
る周波数デー・夕「の偵を大きくづることにより乱数発
生周期を短く設定することができ、また設定する周波数
データを小さくすることにより乱数発生周期を長く設定
することが可：″、。。 以上説明したように、本発明に係る乱数元１回路は、シ
フトパルス出力部２０及び乱数発生部２２を近似した回
路構成としており、その特徴的事項は、ＩＬ′１分割の
手法を用いることにより、このようなシス］−パルス発
生部２０及び乱数発生部２２に用いられる第１の加勢器
　２８及び第２の加体器３６として、同一の加算器を使
用１１丁能としたことにある。 すなわち、時分割の手法によりシフトパルス出力部２０
の動作時と、乱数発生部２２の動作時とを時開的に異な
るタイミングで行うことにより、第１の加算器２８及び
第２の加算器３６は同時（二作ａすることがない。 従って、１つの加算器を、シフトパルス出力部２０が動
作している場合には第１の加ＩＩ器２８として用い、乱
数発生部２２が作動している場合には第２の加勢器３６
として用いることができ、このように同一の加算器を第
１及び第２の加算器２８．３６として用いることにより
、乱数発生回路の構成を簡単化しその集積度を高めるこ
とができ、この結果回路全体の低コスト化を図ることが
できる。 また、本発明の乱数発生「］路においては、（のシフト
パルス出力部２０ど乱数光９部２２とに用いるメモリ２
４，２６．３４どし１通常のメ［りを用いることができ
るｌこめ、これらメモリ２４゜２６．３４を１１１１−
のメモリ、例えばＲＡＭ内の異なる番地内に形成するこ
とが可能となり、このようにＪることにより回路全体の
集積度を更に高めることが可能となる。 、牛回　のス埋 次に本発明の乱数発生回路を音発生回路に適用（〕た場
合を例にとり説明する１゜ 実施例において、この音発生回路番よ、任意の周波数及
び形状の波形を出力し所望の擬音を光９゛させる周期波
形発生回路と、所望周期の雑音波形を出力し例えば打楽
器の音あるいはゲームの効果音等を発生さμる雑音波形
発生回路と、を含む。ここにおいて、本発明の乱数光４
Ｆ回路は雑音波形発生回路の・部として用いられている
。 以］・に実施例のｎ発生回路を周期波形光と１回路と雑
音波形発生回路どに分１ノで説明りる。 （Ｂ−１）周期波形発生回路 第３図Ａには周期波形発生回路の好適な実施例が示され
ており、実施例の周期波形発生回路は、波形メモリ４０
内に予め記憶された複数の波形からト息の波形を所望周
期で読み出すことにより、任意の周波数及び形状の波形
を発（Ｉするものである。 周知のように、−・般の波形は、波形（状）、繰返し周
波数（周期）及び振幅の３要素を有し、これらいずれか
が相違すれば異なる波形となり、例えば擬音の場合、音
色、＆程及び音圧が異なって現出１′る。なお、前記周
波数には初期位相も含まれる。 以上の３Ｍｋに対応して、実施例の波形発イ［回路にＪ
３いてら各要素の任意指定が行われ、波形メモリ４０に
記憶された波形の選択により°（波形状が定まり、また
この選択された波形の読み出し分周比の設定によっ°Ｃ
１周波数（周期および初期位相）が定まる。イし°（、
これら波形状と周波数とがデジタル的に特定された後に
、その振幅が設定される。 実施例の周１！１１波形発生回路に４３いて、特徴的な
ことは、波形の選択と読み出し分周比が別個に処理され
ていることであり、特に読み出し分周比は読み出し周波
数（周期）を外部にり入力するのみで任意の周波数を設
定ｉＪ能であり、波形メモリ４０の記憶ｆ−・夕が限ら
れた；ｉ″ｔであるにも関わらず多数の波形を発！ＩＬ
ＡＥｉる利点がある。 以ド、本実施例の周期波形発生回路の詳細を説明する。 実施例において、波形メモリ４０はＲＯＭ又はＩｔ　Ａ
　Ｍ等を用い１形成されており、（の内部には複数の波
形が記憶されている。表１には波形メ°［す４０に記憶
された波形の一例が示されている。 このＪ：うにして波形メしり４０内に記憶された波形は
、波形選択メｔす４２から供給され、かつ４ビツトの数
値データをもって４か成された波形ナンバーＳにより選
択され、選択された波形は１波長分のデータとして出力
される。 このような１波長分のデ・−夕の読み出し番、Ｌ、周期
アドレス出力回路４３つから供給されるサンプリングア
ドレス１￥号に基づき波形データを順次所定のり“ンプ
リング周期で読み出し出ツノすることに二より行われる
。 実施例において、この周期アドレス出力回路４３は、周
波数メーＬす４４、累算メモリ４６及び加飾器４８によ
り構成され、前述した波形メモリ４０から選択量ツノさ
れる波形の読み出し周期は、周波数メモリ４４から供給
される周波数データＦによって定められる。　　　　　
　“ なお、この読み出し周波数の初期位相は、累算メモリ４
６内に図小しない初期位相設定回路により書込み記憶さ
れている。 すなわち、実施例の回路は、累算メモリ４６逅加粋１１
ｓ４８とにより累算器を椛成し、加飾器４８により周波
数メモリ４４から供給される周波数データＦと累算メモ
リ４６内に累算記憶されている累算値Ｂとを加いし、ン
イトバルスＷ　＋）の入力があれば新たな累９）値とし
て累算メモ９４６のメモリ内容を更新する更新動作を行
う。従って、素体メモリ４６内の累のデー・り１３はン
イトバルスＷＰが供給される瓜に、周波数メ【す口から
供給される周波数データト：だ番ノ順次増加りることに
なる。 そして、この周１キ１波形発住回路は、前記更新動作が
行われる度に累ｑメモリ４６内に：占地よれた新たな累
算データ［３をサンプリングアドレス信号として波形メ
モリ４０に供給する。（シて、波形リンバーＳにより選
択された波形から、累算データＢによって特定される波
形データを読み出Ｊサンプリング動作を（］う。 なお、実施例の周期波形発生回路における回路各部のビ
ット数を例示すれば、周波数精度をも１＝ぜる意味から
、周波数データＦを２０ビツト、累ｎ値Ｂを２１ビツト
に設定しでいる。しかし、累算値Ｂによって選択される
波形データは、２ａワードものピッ１〜泉は必伎でない
のぐ、Ｂの１位５ビットのみ（Ｂを２’　−’　＝　６
５５３６で割って小数点以下を切捨てたＳａ　＞　＋サ
ンプリングアドレス情報、りなわら位相角情報として用
いている。従って、波形メモリ４０から読出される波形
データは２Ｓ＝３２ワードとなる。そして、このように
して読み出される各ワードが波形の振幅をポす。 波形５’−タの１ワードは４ビツトであるから１つの波
形データは３２Ｘ４＝１２８ピツトである。 また波形リンバーＳは４ビツトであり、１６秒類の波形
が登録できることから、波形メモリ全体では　１２°８
ピツトｘ１（３＝２０４８ビツトである。 表２には、ある１種類の波形に対する１ザンブリングご
との累算データＢのみと、波形メモリ４０から出力され
る波形γ−夕の１例が示されている。Ｎ　ｏ　（ｎ＝ｏ
、１，２，３，４．　−）は（ｎ４回めのリンブリング
を表す記憶Ｊであり、波形データ欄のＳＤｏは波形ナン
バーＳ−〇の場合の表１に基づいた出力波形データを、
ＳＤ−７は波形ナンバー３＝　７の場合の場合の表１に
基づきた出ツノ波形データを表ダ。 ここにおいて、初期状態のときの周波数データＦをＦ＝
０１００００Ｈとし、累算データ１３ｅＢ−ＯＯＨと仮
定する。ここにおいて、末にのト１は表され１５数字が
１６進数であることを示す。 まず波形ノンバーＳによりＳ　＝　Ｏ＋＋の波形が選択
されたとする。、シンブリングＮＯの場合には、波形ナ
ンバー４；Ｌ　Ｓ　＝　ＯＨであるから波形メモリ４０
のアドレス上位４ピツトがｏｏｏｏであり、累算データ
Ｂ　ｉに　［３＝　ＯＯＨであるから、波形メモリ４０
のアドレスート位５ピットがｏｏｏｏｏとなり、波形メ
モリ４０からはｏ　ｏ　ｏ　ｏ　ｏ　ｏ　ｏ　ｏ　Ｏ！
Ｊ’なわらＯＯＯＨの７ドレスにより指定された波形デ
ー・り１−７」がサンプリング読み出しされる。 同様に、°リンブリングＮ１の場合には、５＝０１−１
１累算データ８５ピツトは０１１１であるため、波形メ
モリ４０のアドレスート位４ビット、］・位５ビットは
ぞれぞれ００００と００００１である００１１１のとこ
ろの波形データ「９」がサンプリング読み出しへれる。 このようにして、累粋データＢには順次［づつｌＡ偉さ
れていぎ、その粘果該累す、＞データＢの［−位！′　
　　　５ビツトは各サンプリング動作が行われるたびに
表２に示Ｉにうに順次変化し、表１にで選択された波形
データＳ　＝　０１　）１を所定の間隔で順次サンプリ
ング読み出ししていく。 第１３図には、波形ナンバーＳ　＝　ＯＩ−１により選
択された波形の出力波形図が示されており、同図から明
らかなようにＳ　＝ＯＨにより波形を選択するとｓｉｎ
波形が得られることが判る。なお、同図に３３いて横軸
は゛す″ンプリング回数を表し、縦軸はサンプリング出
力される波形データのアブ「ｌグ昂を表す。 なお、前記説明は、波形ナンバーＳ　＝　ＯＮによりｓ
ｉｎ波形を選択した場合を例にとり説明したが、実施例
の周期波形光−１回路は、これに限らず他の波形も選択
可能であり、例えば波形ナンバー５＝ＩＨにより波形を
選択でると、表２の５０−７の欄に示すこと＜Ｓ−１’
ｌｌにより選択された波形の波形デー・夕が順次サンプ
リング読み出しされる。 第１４図にはこのようにしてサンプリング読み出しされ
た波形が示されており、同図からも明らかなようにＳ＝
−７Ｈにより波形を選択すると調波を出力することが判
る。 このように、実施例の周期波形発生回路によれば、波形
メモリ４０内にあらかじめ設定された複数の波形から波
形ナンバーＳにより選択され７ｊ波形を任意に選択出力
することが【−■能となり、従って波形メモリ４０に単
に過当な波形をあらかじめ設定してＪ３＜ことにより、
所望の波形を出力することができる。 次にこのようにしてサンプリグ読み出しされる波形の読
み出し周波数［について検ｄ・１丈る。表２の累粋デー
タＢの値に着目すると、初期状態Ｎ。 の時の８の値とＮ２０のときの値とが雪しくなっている
。これはリンブリングンノドレス［３の値がＮ＝０から
２０１−ｌサイクル後に加骨器４８がオーバーフローし
初３９１状態と同じ（ゴｌとなり波形メｔす４０の膏ナ
ンブリングアドレスが初めの状態に戻ったことを意味し
７、従クー（この２０　ＩＩ　’Ｊイクル間に周期波形
が１彼長出力されることになる。 この１波艮に対応線る期間を［１周期１と定義づ°るつ
本実施例で！ＩＰ’　Ｄデータ１３全体（２１ビツト）
の値が２０００００１−１だけ増加りる間が１周期とな
る。但しこの１周期分の波形を１ｊ７るのに必要なリー
イクル数は周波数データＦの値によって変化する。 ずなわら、累ＱデータＦ４の増加の間隔が知ければ１周
期分の波形を得るのに多くサンプリングサイクル数を必
要とし、艮ければ少しのサンプリングサイクル数で１周
期分の波形が得られる。 ここで１周期する間に生ずるシンブリングサイクル数を
ＮＳとし、累算データＢのピット数をＨとすれば、 Ｎ Ｎ５＝□　　　　　　・・・・・（１）［ どなる。まＩＣ１１回のサンプリングに要する時間、１
゛なわち１″リンブリングサイクルに要する時間を【８
１１周ＩＵＪに係る時間をＴＳとすると、’ｒｓ　−Ｎ
ｓ　番ｔＳとなる。 従って、出力波形の周波数「は １　　　　　１　　　　　　　Ｆ ｆ＝　　−＝　　−＝　　−−］　・・　（２）ＴＳ　
　　Ｎ５−ｔｓ　　　　ｔ：；・２となり、ここにおい
て、ｔｓは定数であるから、出力される周期波形の周波
数「（よ周波数データの１＋ｆＩＦによって決定される
。 このこと（よ、出力される周期波形の周波数「が周波数
データ１：の値にいかんによってイ：Ｆ息に設定できる
ことをａ味する。。 このにうに、波形メｔす４０からの周期波形の読み出し
周期は周波数メヒリ４４に設定される周波数デ　タ１−
の値が大さい場合には短く、周波数データＦが小さい場
合には艮くすることができる。 以上表２に示ず波形の読み出しを行う場合について検討
してみると、表２においては、１１〕°ンブリングサイ
クル毎に波形データが順次読み出されている。ｔ１シ周
波数データ１＝の値０１００００Ｈがより小さく１サイ
クルのサンプリング動作終了時に累算データＢの上位５
ピツトの内容に変化が生じない場合に−は、波形メ七す
４０からシンブリング出力される波形データの値も変化
しない。このような揚台には、基幹データ［１の１位５
ピツ］〜の内容が変化するまでり°ンプリング動作を数
サイクル繰り返しく多・Ｂ跣みされ）それだけ周期波形
の出力周波数が低くなる。 逆に周波数ｆ−タＦの値がｏｉｏｏｏｏ＋＋よりも大き
く、累粋データＢの上位５ビツトの値が１サンプリング
サイクル申に、０２Ｈ以上累亦されると波形データは、
飛び越し読み出しされる。。 この場合、出力周波数が高くなるが、波形の高調波成分
が損われることになる。 以上説明したように、実施例の周期波形発生回路におい
ては、波形選択メモリ３２及び周波数メモリ４４へ所望
の波形ナンバーＳ及び周波数データＦを設定することが
可能であり、従って、このＳ及びＦの設定により、波形
メモリ４０から任意の波形を任意の周波数で発生させる
ことが旬能となる。 以１が、周期波形発生回路により１つの周期波形を出力
する場合を説明したが、時分別条１０化の手法を用いる
ことにより複数の波形を合成した周期波形を得ることも
できる。 この場合、多重化にともなうチャンネル数が増える程、
各ｙ−１／ンネルあたりのリンプリング周波数が低くな
ってしまうが、このサンプリング周波数は、理論上、出
力波形に要求される周波数帯域の上限の少なくども２倍
以上の周波数に設定することが要求される。 前記時分割サンプリングは各チャンネルに対して循環し
て行われ、ＤＡ’：Ｉンバータを介して出力　　゛され
る波形に対して所定のフィルターリングを行い必要な周
波数帯域外を除去することにより、本実施例の回路によ
り、複数チレンネルの周期波形から完全な合成波形を１
１することがｒ＋７１１となる。 なお、実施例の周期波形発生回路において、各メモリが
、所定の記憶素子、例えばＲＡＭ内の異なる番地内に形
成されている。 ＜Ｂ−２＞雑、音波形発生回路 実施例の雑音波形光７１回路は、前記第３図Ａに示す周
期波形発生回路の周期アドレス出力回路４３に代え、前
述した本発明の乱数発生回路を乱数アドレス出力回路と
１ノで用いることにより、波形メモリ４０内にあらかじ
め記憶された複数の波形から任意の波形を所定周期でシ
ンダムに読み出すことにより、ランダムな形状の雑音波
形を任意の周ｊ［で発りさせるものである。 第３図Ｂにはこのような本実施例の雑音波形発生回路が
示されており、実施例の回路は、波形選択メモリ４２か
ら供給される波形ナンバーＳにより波形メモリ４０に記
憶される任意波形が選択され、該選択波形が本発明の乱
数発生回路をもって栴成されるサンプリングアドレス（
乱数）アドレス出力回路４５から供給される乱数により
ランダムに読み出し出力８れる。 すなわち、乱数アドレス出力回路４３を形成する本発明
の乱数発１回路からは、所定の時間間隔で乱数が供給さ
れ、このようにして供給される乱数をサンプリングアド
レス信号として波形メモリ４０に供給することにより、
波形メモリ４０からは、波形ナンバーＳにより選択され
た波形から、乱数によって特定される波形データがサン
プリング読み出しされることになる。 従って、このＪ：うにしてサンプリング読み出される波
形データは、前記周期波形のサンプリング読み出し時と
ｒシなり、このり゛ンプリングアドレスがランダムに変
化づるため全体どし−（波形がランダムに変化する雑音
波形として出力されることになる。 本実施例おいては、このような乱数アドレス出力回路４
５から出力される乱数をＩＧ＋ゴッ］・に設定し、この
１６ビツトの乱数の所定の！）ピットのみをサンプリン
グアドレスとして波形メモリ４０に供給している。 尚、以上の説明では実施例の刹１音波形１！ｇ−回路に
より１つの９８　’を波形を出力する場合を例にとり説
明したが、実施例の雑音波形発！＋　［ｉｌ路は前記周
期波形光ζ１−回路と同様に時分別条・Ｃ化の手法を用
いることにより複数の波形を合成した２１［￥Ｓ波形を
唱７ることもできる、。 ＊’、（１３°）　Ａ　５．：　／Ａ　ｆｓｉｌ　（Ｊ
）　＄’Ｊ　ｔｓ’ｔ　（ｑ　−ｊ：　Ｊｌｔザ　　　
　本実施例の特徴的二ｊ工項ｉｔ、このようｔ＾周期波
形形光し回路の動作と、Ｉｔ音波形発生回路の動作とを
異なるタイミングで任意に行うことにより、同一の加算
器を加算器２８，３６．４８として用い、しかも周期波
形発生回路及び雑音発生回路に同の波形メモリ４０を用
いて周期波形発生動作及び雑音波形光ｑ、動作を行うこ
とを可能としたことにある。 このにうに周期波形発生回路と雑音波形発（１回路とに
用いる加鋒器及び波形メモリを共用することにより、回
路全体の構成を簡１１化しその丈積度を高め、その結５
Ｆ！装置全体の低コスト化を計ることができる。 次に、第３５八に示す周期波形発生回路と、第３図Ｂに
示す雑音波形発生回路とを組合せ、その回路の１部、例
えば加算器及び波形メモリを共用して形成された回路の
具体例について説明する。 （Ｃ）具体的な実施例 第４図には周期波形の発！ｉと雑音波形の発生との両機
能を任意に切替え可能な回路が示されており、実施例の
回路は１６本のチャンネルを有し、各ｆ−ｐンネルの１
゛つ１つについて眞記両Ｃ１能を自由に切替えて使用づ
ることができる。 なお、丈／１１１ｉ例の回路は、第３５八に示り゛周期
波形発生と、第３図Ｂに示１乱数発生の各回路を原ｌｌ
的に組合せ゛Ｃ形成さＵ−にものであるが、第１図、第
３図八、Ｂの各回路はくのＤａ　Ｌ！ｌ！図を示したも
のに１ぎｆ、従って、本実施例の回路とはくの回路構成
を幾分異にＪる。 実施例の回路は、ＲＡ　Ｍ　５０をイ１し、該ＲＡＭ５
０の異なる番地内に＋ＷＥ記第３図Ａ及び第３図Ｂに示
ず各メヒリ２　／ｌ　、　　２６　、３４　、４２　、
４４　。 ４６を形成している。このようにして形成されるメモリ
エリアは４ノウンドボートとＪ、ばれ、実施例において
は、周期波形発生時のサウンドボート及び雑音波形発つ
１１時のす゛ランドポー１・とじてそれぞれのヂ１１ン
ネルについて固定的に８バイトの１リアを有している。 第す図にはこのようなサウンドボートのメモリ内容が示
されＣＪ３す、第５図Ａは周期波形発生時に用いられる
サウンドボート、第５図Ｂは９１１　Ｉ’ｐ波形発生時
に用いられるり゛ランドボートのメｔり内容を示してい
る。 なＪ３、これら各１少ウンドボーｈ　ｋ二Ｊ３１＝プる
データ記号は、前記第１図、第３図Ａ及び第３図８にお
いて用いたデ・り記ｇ）と同一の符りを用いている。 第５５八にＪ３いて、周波数データＦ及び累算データＢ
はそのド位側からそれぞれＦＯ，Ｆｌ、Ｆ２及びＬＩＯ
，Ｂ１、［１２とそれぞれ３分割してサウンドボート記
憶されている。これは、′Ｘ４３図八に５いて説明した
ように、実施例の周波数メモリ４４及び累算メモリ４６
内に記憶されるデータＦ及びＢがそれぞれ２０ビツト、
２１ピツトのものであるのに対し、第４図に示す実施例
の回路において用いられる加算器５２は８ビツトのもの
であるため、このように各デ・−夕Ｆ、＋３を８ビット
単位で分割しなければその加飾を（）うごとができない
からである。なＪ３、第３図において説明した周波数デ
ータＦ及び累算データＢの加飾は、第５図Ａに示された
各データのド位側からキレリー信号（桁上げ信号）を加
味して順次行われる。 −また、第５図Ｂに示す雑音波形発生用のサウンドボー
トにおいて、乱数値メモリ３４内に記憶されるＳＲは下
位側から順にＳＦ＜０．ＳＲ１に分割して記憶されてい
る。これは、乱数値メモリ３４のメモリ容帛が１６ピツ
トであるのに対し、加仲器３６は８ビツトの加旧勤１　
Ｌ／かないことによる。 また、第５図Δ、Ｂに示ず両すウンドポートにＪｔ通す
るデータＧＯ，Ｇ’Ｎよ、波形のゲイン（利ｍ　）であ
る。このゲインは、第４図に示す波形メモリ４０からの
波形データの出力とＩｔｉ１時にＲＡＭ５０のサウンド
ボ・−トから出力されて波形ラッチ５４内にラッチされ
、その後爪弾機能を有したＤＡコンバータ５６にて読み
出された波形データと乗算され、アナログ信号として出
力される。従って、このゲインにより波形メモリ４０か
ら読み出される波形データの振幅が制御される。 実施例において、このゲインどして通常はＧＯを用いる
が、例えばステレオ用の波形を出力する場合には、この
ゲインＧｏと独立にゲインＧ１をも用いて波形の振幅調
整を行うこともできる。 まノ〔、第す図Ａ、［３に示りｔｌ−サウンドボートに
Ｊ３いて、Ｎは回路の周期波形発生動作と雑音波形発生
動作の機能の切替えを行うデータビットであり、このＮ
によって機能切替えが１）えるチャンネルは、該Ｎの存
在するザウンドボ・トに対応１ノだチャンネルではなく
、その次にサンプリングが大行されるヂｐンネルである
。 これは、データＮは１回のシン／リング過程の最後に読
み出されるためである。 実施例において、ＲＡＭ５０内には以Ｊ説明したような
第５図Ａ、８に示すサウンドボートがそれぞれ形成され
ている。ＣＰＵは所定のプログラムに従いこれら各サウ
ンドボートからのｉ−夕のアクセスをＣＰＵのバスサイ
クルに同期して時分割で行っている。 すなわち、実施例における１つのチ１Ｐンネルの１回の
サンプリング過程は、ＲＡＭ５０の時分割アクセス実行
のために４つの過程に分割して行われており、従って、
実施例の回路において、１６チヤンネルのリンブリング
を終了するためには４Ｘ１Ｂ−＝６４．りなわ５６４周
期の時分割アクセスを実行することが必要となる。 次に第４図に示°す回路の動作を、周期波形発生動作と
ｊｌｌｌ音波形発生動作とに分けてそのサンプリング過
程を説明づる。なおこのような動作を行うにあたり、実
際にμＧ　））　ｔＪがＲＡＭ５０を占有する期間が間
欠的に入るが、実施例においては、ＲＡＭアドレスの時
分割をつかさどるマルチプレクサ５８がチ１／ンネル及
びボート選択４ｒＪ号側にセットされているものとして
ＣＰｔＪのＲＡ　Ｍ占有期間の説明を省略°する。 （Ｃ，−１）周期波形発生動作 まず第４図に示“す回路により周Ｉｌｌ波形を発生する
ための動作を説明する。 その動作は、前記第３図Ａに示°す周期波形光１回路の
ＩｔＩ　Ｌ！ｎで示したように、第５図Ａに示−！Ｊ’
　４）　■クンドポートの周波数データ［−と、？７：
ｅＥｉ　（１１４デー、りＢとが累σされ、その後その
累睦粘果に塁づさ゛波形メモリ４０から任意の波形が読
み出され、・での後第５図へに示すサウンドボートのゲ
インＧｏにより波形振幅が定められ、Ｉ）　Ａ　Ｔ、Ｉ
ンバー・夕５６からアブログ化お波形としで出力される
。 以ド、この波形発生動作を、周波数１−タＦと基幹デー
・りＢとの本幹動作と、この累ジク粘果に昌づき波形メ
モリ４０から周期波形を読み出づ動作とに分けて説明す
る。 まず、この波形データ［と９Ａ葦値データＢとの累募は
、加飾器５２を第３図Ａに示づ加算器４８として用いて
、このド位側のビットから第１に「０−Ｉ　Ｆ３０、第
２に１１＋８１、第３にＦ２＋８２の３つのスｊツブに
分けて行われる。 ずなわら、実施例の回路は、乱数モードキャリフリツプ
フ［１ツブ６０がクリＩされることにより、タイミング
及び制御回路６２が回路全体を周期波形発生回路として
動作さ仕る。 （第１スアツプ） こ株により、第６図に示づごとく、ｉ４４路は矢印■で
示すようにキャリーノリツブ７０ツブ６４がクリアされ
・での記憶内容がＯに設定される。 これに続いてＲＡ　Ｍ　５０の第５５八に示すサウンド
ボートからは、矢印■及び■で丞すごとく、まず下位側
の周波数データＩ”　Ｏ及び累偉ｆ−・りＢ０がそれぞ
れ読み出されラッチ回路６６及び６８にラッチされる１
゜ ここにおいて、マルチプレクサ７０は、波形リンバーマ
スク回路７２側を選択している。波形ナンバマスク回路
７２は、この時点ではデータ県通しの状態である。従っ
て、加ケ：（器５２にはラッチ回路６６及び６８に記憶
されｌＣデ　タＥＯ及びＢＯが供給され、ごの累鋒値Ｙ
　＝　Ｆ　Ｏ＋−８０４−ＣＹが演算される。なお、こ
の最−ト位データの演算では、ｃｙ＝ｏであるため、加
ｑ器５２の出力はＹ−ＦＯ−Ｉ　ＢＯとなる。１ この演算の完了と１【１１時に、タイミング及び制御回
路６２からＲＡＭ５０にライトパルスが供給され、これ
と１＾１時に３ステートバツフア１４が聞き、矢印■で
示す如く、加枠器５２の演算データＹ−Ｆ　Ｏ−１−Ｂ
　Ｏｌｆｉ　ＲＡ　Ｍ内の第５図Ａに承りサウンドボー
トの８０１き込みエリア、°すなわち基幹メーしゞ・）
　　　　リ４６内に記憶される。 このようにして、まず、最十イイＩ側の基幹値ＢＯが新
たな累Ω値に更新記憶される。 この際、Ｆ・Ｏ＋−Ｂ　Ｏの演算により桁りりが発生し
１＝場合には１１」が、発生しなかった場合にはｒｏｔ
が、矢印■で示すごとく、桁トげイｎ　４．；、　ＣＹ
として加算器５２のＣＯ端子からキャリーフリップ７０
ツブ６４に保持される。 （第２スデツプ） このような−・連の演算が終了すると、次にト１及び【
３１の演算、すなわち、第２スデツブの演算が開始され
る。 この演Ｃ）は、前記第１ステツプにおける演算と同様に
、ＲＡ　Ｍ　５０の第５図Ａに示ずサウンドボートから
、Ｆｌ、Ｂ１を読み出しこれを加幹器５２の入力端子Ａ
、Ｂに入力し同時にキレリーフリップノロツブがマルチ
プレクサ７６を介して加鼻器５２のＣＩ入力端子に接続
されているため、第１スデツプでキャリ・フリップフ「
１ツブに保持された桁上げ信号ＣＹを加味した演算を行
い、演算データＹ　＝　Ｆ　１４−８１−Ｉ　ＣＹをサ
ウンドボートのデータＢ１記憶エリア、ずなわら累蓮メ
モリ４６内に、新たなデータとして店込み記憶する。ま
た、同時に゛ルす・−フリッリン［１ツブ６４の内容も
更新される。 （第３ステツプ） 前記第２スデツプが終了り゛ると、第７図に示ずごとく
第３スブツプの演算がｖｆｌ始される。 この演９は、矢印■及び■で示゛すごとり、ＲＡＭ５０
内の第５５八に示すナウンドボートからデー・タト２及
びＳを読み出しラッチ回路６６内にラッチし、続いてデ
ータＢ２を読み出しラッチ回路６８内にシップすること
により開始される。 この際、波形ナンバマスク回路７２はラッチ回路６６に
記憶されたＦ２に相当する下位側の４ピツ］〜にビット
５としてｌ’　ＯＪを加えデータＩ−２を５ピツトに拡
張し１加Ｑ器５２へ供給する。 そして、加打器５２警よ、このようにしてラッチ回路６
６．６８から供給されるデ・タト２及びＢ２を累算し、
矢印■で示り゛ごと（、その！４！惇値Ｙ＝　Ｆ　２−
１−８２−）−ＣＹ　ヲ前述と同様１．：ＲＡＭ５０内
の第５図Ａにボずリウドボートの８２記憶エリア、すな
わら本締メモリ４６内に新たなデータとして書込み記憶
する。 この際、第３ス°テツプの演算ではキャリーノリツブ７
０ツブ６４は更新されないが、キレリーフリップノロツ
ブ６４は第２ス”ｊツブにおけるＣＹを保持したままな
ので、任意の値として、次回のサンプリング動作の最初
にクリアされる。 （第４ステツプ） このような第１〜３ステツプから成る本幹動作が終ｒす
ると、第８図に示すごとく次に波形メモリ４０に記憶さ
れノζ波形データの読出しが行われる。 すなわち、前記第３ステツプの動作終了時点において、
加算′ａ５２からは加算後の出力値データ（Ｙ＝Ｆ２＋
８２−１−ＣＹ）が出力されており、これと同時に、矢
印■で示すごとく波形ナンバＳがラッチ回路６６から出
力され、波形メｔす４０にザンブリングアドレスとして
供給される。 このように波形メモリに、出力データＹ及び波形ナンバ
ーＳが供給されると、矢印■で示すごとく波形メモリ４
０に記憶された波形データが波形ラッチ５４に向【プ出
力される。 また、このような一連の波形データのサンブリング読み
出し動作と連動して、ＲＡＭ　５０の第５図Ａに示づサ
ウンドボートからは、ゲインＧｏが読み出され、該読み
出しデータが矢印■で示すごと（波形ラッチ５４に向は
供給される。このようにして波形ラッチｂ４内にラッチ
された波形データとゲインＧｏは乗ｎ様能を右したＯ　
Ａ−］ンバータ５６内において乗粋され、同時にアナロ
グ信弓に変換され次サンプリング動作の波形読み出しが
開始される時点まで出力される。 そして、前記第１〜第４ステツプから成るサンプリング
動作を、前記第（１）式で与えられる回数だけ繰り返し
で行うことにより、波形ノンバ・−８により選択された
任意の周期波形が１周期分読み出し出力される。 このように、実施例の回路においては、前述した第１〜
第４スデツプの・・連の動作を各ヂレンネル毎にくり返
し行うことにより、波形メモリ５０内に記憶されＩｃ周
期波形を所望の読み出し周期及びゲインＧｏをもって読
み出し出力することができる。 なお、スアレオ効果を得る場合には、波形ラッチ５４及
びＤＡ　ｌンバー・夕５６をもう１組用意し、前述と同
様にＲＡ　Ｍ　５０内の第５図Ａに示ずサウンドボート
からゲインＧ１を読み出Ｊことにより、このゲインＧ１
によりその振幅が定められた所定の周期波形を読み出す
ことも可能である。 また、実施例の回路は、前述した第１〜第４スデツプの
一連のサンプリング動作が終ｒする毎に、第５図Ａに示
すサウンドボートから読み出されたデータＮが矢印■で
示すごとく乱数モード検出ノリツブノロツブ６０内に読
み込まれ、このようにして読み込まれたデータＮは次の
チ１？ンネルの動作が周期波形発生動作かあるいは以下
に述べる雑音波形発生動作を定める。 このようにし′（、実施例の回路は、例えば第１３図、
第１４図で小ず任意の周期波形を所望周期で出ツノする
ことができる。 以りが、本実施例の回路における周期波形発生動作であ
り、次に本実施例の回路を用いて行われる雑音波形発生
動作についで説明する。 （Ｃ−２）雑音波形発生動作 実施例の１す１路において、５′ＩＬ　ｇ波形発！［動
作は、乱数モード検出ハエツブノリツブ６０の出力が１
に設定されることにより開始され、このように゛ノリッ
プフ［１ツブ６０の出力が、１となると、タイミング及
び制御回路６２は回路全体を雑音波形発生用の動性に制
御する。 このようにして雑音波形発生動作を開始すると、実施例
の回路ｔｉｔ、まず第１スフツブとしてシフト許可（、
ｉ号１〕を出力するためのシフトパルス発４１部として
の動作を行い、第２）第３スデツプにＪ３いて出力され
たシフ１−許用仏号に）に基づき乱数を発生する乱数発
生部としての動作を行い、第４スラ。 ツブとして発生した乱数にふ）づき雑γ７仏号を発！１
するための動作を行う。 以下この各動作をスノップ順に説明する。。 （第１スデツプ） まず５１γｌ波形発／１ｉＦＩＪ作が開始すると同時に
、実施例の回路は、第９図に示すごとく、シフトパルス
発生部２０として動作する。 ずなわら、実施例の回路は動作開始とｒｉ’ｉｊ　ＩＩ
に矢印■で示１ようにキＶリーフリップ７Ｏツブ６４を
クリアし、ＲＡＭ５０の第５図Ｂに示す乱数発生用サウ
ンドボートからそのデータの読み出しを１ｍ始する。 このデータの読み出しは矢印■及び■で示すごとく、第
５５已に示すサウンドボートの各メモリ２４．２６から
、周波数データＦ及び累算デ・−タＢを読み出し、これ
ら各ｆ−タＦ及びＢをそれぞれラッチ回路６６及び６８
内にフラグする。 このようにしてラッチ回路６６．６８内にラッチされた
データＦ及び［３は加幹器５２において本幹され、Ｙ・
・Ｆ　ｌ−８の値として出力される。そして、このよう
にして求められた（ｌｌＪＹ−Ｆ＋８は、矢印■で示り
′ごとく、あらたな累算値データＢとしてサウンドボー
１−第５図Ｂに示す累鈴値ｆ−タＢの記憶Ｌす／、ずな
わち累算メ〔す２６内にｉ’Ｊ込み記憶される。。 この古込み動作は以１・のごとく行われる。 まず、データＦ−１Ｂの演寥ン動作を行り１〔結果、加
ｌｒ［器５２の加口値がＡ−・パーツローした場合、矢
印■で示１ごとく加τ＞器５２のＣＯの端子からは桁上
げ信号を乱数用１−ｔシリ−ノリツブ）１］ツ７７６に
供給し、これにより乱数用キ鬼？リー・フリップフロッ
プ７Ｇからはタイミング及び制御回路６２に向はジット
Ｗ−１１仁おしく第３四Ｂにおいては加鈴器２８からの
１；レリーＣに該当）が出力される。 次に、タイミング及び制御回路６２は、ＲＡＭ５０に占
込みパルスＷＰを出力し、累鋒値データの更新が行われ
る。 以下、シフト許可（５号））が出力されているものとし
て、第２ステツプ以後を説明する。 （第２ステツプ） このようにして乱数用キＶす・−ノリツブ゛２０ツ４　
　　　プ７６からジット許可信号Ｐが出力されると、タ
イミング及び制御回路６２は、第１０図に示ずごとく回
路全体を乱数発生部として制御する。 このよう、にして、実施例の回路が、乱数発生部として
制御されど、図中矢印■で示すごとく、ＲＡＭ５０の第
５四Ｂに示す乱数発生用サウンドボートにおいて、乱数
値メモリ３４として機能するメモリエリアから１・位側
の乱数＄１マＯが読み出され、ラッチ回路６８内にシッ
チされる。 この際、マルチプレクサ７０は、ラッチ回路６８側を選
択しており、従りて、矢印■で示１ごとく、加棹器ｂ２
の両人力端子にはラッチ回路６８にシッチされたデータ
８０が供給されることになる。 このような動作と同時に、マルチプレクサ７１は帰還値
メ〔す７８側に切り代り、矢印■で示すごとく、帰還値
メモリ７８から読み出された帰還値が加算器５２の１＝
１１り一入力端子ＣＩに入力される。 なお、この帰還値メｔす７８は、チＶンネル数に等しい
容１６をもつアドレスッサブルなメモリであり、本実施
例の場合（１ビツト）×１６のＲＡＭにして構成してい
る。またこのＩＭ還値メセリ１８内に書込み記憶される
でいる帰還値は、前回の乱数発生動作時に帰還回路１２
を介して入力されたシリアルデータである。 この結果、加節器５２からは、Ｙ−２ＸＳ１１０（−（
帰還値）の値が出ツノされ、この値がＲＡＭ５０の第５
四Ｂに示！ｊｓＲｏデータ１リア（乱数値メモリ３４）
にあらたなデータとして書込み記憶される。。 そして、このようなデータのｇ＞込みと同時に、８ピツ
１へ加算器５２Ｇよ、ｃｏ端子から桁、ヒげ（Ｃ号ｃｙ
＝ｉを矢印■で示すごとくキャリーフリップフロップ６
４に供給する。 このようにして、−ト位側のデ　タＳＲＯの更新が終ｒ
すると、次にに２位側のデータＳＲＩの更新が開始され
る。この動作は第ｊｊ〆１に示すごとく行われる。 （第３ステツプ） まず、ずなわち、ＲＡＭ５０の第５四Ｂに示す乱数発生
用サウンドポートから番、Ｌ、矢印■で示すごとく１位
側のデータ５ｒｔｉが読み出されシップ回路６８にラッ
チされるとともに、矢印■で承りごとく該ナウンドボー
トから波形ナンバーを現わずデータＳ　ｌｆｉ　１．み
出されラッチ回路６６にフッチされる。 このラッチ動作が終了Ｊると、■ルブブレクサ７０がラ
ッチ回路６８側を選択していることから、次に矢印■で
示づごとくラッチ回路６８にシツチされたデータＳＲＩ
が加算器５２の両人ｊ】端ｆに供給され、これと同時に
矢印■で小すごとくマルチプレク（）７１を介してキャ
リー・ノリツブ２１」ツブ６４に保持されていた桁１げ
信ｊＩ３　ＣＹがキレリ・入力端子ＣＩに供給される。 この結果、加棹器５２からはこの桁上げ信号ＣＹを含ん
だＹ　＝　２　Ｘ　Ｓ　Ｒ１→・ＣＹの値が出力され、
矢印■で示づように、ＲＡＭ５０内の第５四Ｂで示すＳ
　Ｒ１データ記憶エリア（乱数値メモリ３４）に新たな
データとして書込み記憶される。 このようにしで、第５四Ｂに示すサウンドボー：・用の
乱数記録用のｓ　ｒ＜　ｏ及びＳＲＩメヒリ１リア（乱
数値メ℃す３４）にはあらたな乱数が占込み記憶される
と二と１＝なる。。 また、加界１５５２から加飾データＹ＝２ＸＳＲ１トＣ
Ｙが出力されると、帰還回路１２は、次回の乱数発生動
作における帰還値を矢印■で承づごとく帰還値メモリ７
８内に書き込み記憶する。 （第４スゲツブ） このようにして第５図Ｂに示すサウンドボート内にあら
たな乱数が嗣込み記憶されると、次に実施例の回路は第
１２図で示すとと＜ｍ音波形光４Ｖ用の回路としＣＩ能
する。 寸なわら、前記第３ステツプ終ｆ時において、フッヂ回
路６６内には波形ナンバーを表ずＳがラッチされており
、該波形ナンバ・Ｓが矢印■で丞ずごと（波形メ℃す４
０に供給される。、これと同時に、加算器５２からは第
３スｙ・ツブの演棹結果Ｙ−・２ＸＳＲ１＋ＣＹが出力
されており、該出力の］・位５ビットが矢印■で小Ｊご
とく波形デー・夕のザンブリング位冒を定めるり゛ンブ
リング７ドレ２信号として波形メｔす４０に供給される
。 この結果、波形メモリ４０から番よ、波形データが読み
出され、矢印■で示すごとく波形ラッチ５４内にラッチ
される。 このような波形データの読み出しと同時に、実施例の回
路においては、矢印■で示すごとくサウンドボート・か
ら、振幅を定めるデータＧｏが読み出され波形ラッチ５
４内にラッチされる。 そして、このようにして波形クツ１内に波形データとゲ
インとがラッチされると、その偵は矢印■で示すごと＜
ＤＡｊンバータ５６に供給され、各データが乗粋される
と同時にアナログ乱数波形信号として出力されることに
なる。 このようにして、実施例の回路は、介与づる乱数に基づ
き選択波形の波形デ〜りをランダムにサンプリング読み
出し雑音波形信号として出力する。 なお、実施例の回路において、波形ラッチ５４及びＤＡ
二「ンバータ５６を更に−・対設けることにより、第５
図Ｂに示すごとくサウンドボートのゲインＧ１を読み出
しこのゲインＧ１に基づく雑音波形を出力することも可
能である。 そして、ξ−のような雑音信号は波形を出力した後、第
５図Ｂに承１リウンドボ・　トからは、矢印■で示りご
とくＴ−タＮが読み出され、次のヂレンネルの動作を定
める。。 このような第１〜第４スラツプからなる所定のランダム
波形データの゛す°ンブリング読み出しを、前記第（１
）式で１．Ｊλられる回数だｔ−Ｊ＜り返して行うこと
により、波形ナンバ・Ｓにより選択された周期波形の波
形ノ゛−夕が雑音波形とじて一周期出力８れる。 次に、実施例の１Ｉｉｊ路を用い（１！）られる任意ブ
レンネルの錐畠波形１例／！！：説明りる。 まず、任意ブｔｙンネルの第５図８　ｋ″示すサウンド
ボートがシンプリング！ｌ１ｌｊ作開始時点にＪ３いて
第５図Ｃの内容を４：Ｊσると仮定づる。この場合、周
波数データＦは１０進数でＦ＝・１１であるため、累算
データＢの桁上げはデ・−夕８の更新回数（リイクル）
２５６回のうら７７　ｒｒｎ発生す′る。この際、この
サンプリング周波数Ｆは後述する第（４）式によれば、 ｒ　＝　９３．７５　Ｆ　＝７２１８．７ｂ　Ｌ　ＨＺ
ｊとなる１゜表３にはこのような本実施例の肩１音波形
発１動作時にＪ３りる各スｒツブの演搾データが示され
、ｉＸ　１−この演鋒データに基づき実施例のサンプリ
ング過程を訂測に検ａ号する。 ここにおいて、第５図Ｃから明らかなように、波形ノー
ンバ・・ＬＬＳ＝０１１０（２進数）＝６（１６進数）
であり、該前記波形ナンバー・５＝６（１６進数ンで選
択される波形の各波形データをその物理アドレスＯＣＯ
〜ＯＣＦと対応して１ｉ１＋と、このエリアの波形デー
・夕Ｌ＆表４に示すようになる。 まず前記第１ステツプにおいて詳述したように、実施例
の回路がシフトパルス発生部２０として動作すると、累
粋データＢの値は次に示づように「＝　０１００１１０
１（２進数）つづ更新される。 （基幹回数ン　　　　　（本幹デー・り）１回目　　　
０１００．１１０１÷０１１０，１００１　＝１０１１
．０１１０傘　２　回ｆ：Ｉ　　　　　　０１００．１
１０１　　＋　１ｏｉ　１．０１１０＝ＯＯＯＯ，００
１１３回Ｕ４０１００．１１０１÷００００．０１１０
．＝０１０１．００００４回目　　　０１００，１１０
１　）０１Ｇ１．００００＝１００１．１１０１５ｒＯ
Ｊ百　　　〇１００．１１０１　　＋１００１．１１０
１＝１１１０．１０１０＄６回目　　　０１００，１１
０１　）１１１０．１０１０＝００１１，０１１１７回
口　　　０１００，１１０１　、）００１１，０１１１
＝１０００．０１００８回口　　　（）１００．１１０
１４１０００．０１００＝１１０１．０００１本９回口
　　　０１００，１１０１４１１０１．０００１＝００
０１，１１１０１０１１０１０回口０，１１０１　＋０
００１，１１１０＝０１１０，１０１１１１０１１１１
回口、１１０１４０１１０．１０１１＝１０１１．１０
００１２０００１２回口、１１０１４１０１１．１００
０＝ＯＯＯＯ，０１０１このように実施例の回路がシフ
トパルス発生部２０として累Ｅｉ５’−タＢの更新動作
を行うと、加飾器３２（第１図においては加幹器２８）
が２・サイクル目、６ザイクル目、１２サイクル目・・
・にオーバ・−ノＣ１−シてシフト許可信ｊ！　Ｐ　−
１を出力し、３ザイクルまたは４サイクルに１回の割合
いで回路を乱数発生ｆ！＄２２として機能させる。 表３において、ＳＨｎは回路が乱数発生部２２として機
能するサイクルをムしＣいる。、この表３からも明らか
らように、実施例の回路番よＮ２．Ｎ６、Ｎ９．ＮＧ・
・・サイクルにおいて乱数発生部としては能する。 このようにして回路は乱数発生部２２として機能すると
、前記第２スラツプにおいて詳述したように、帰還値メ
ー［す７８から帰還値が読み出され、加幹器５２（第１
図に示す回路においては加幹器３６）のキ１１り一入力
端子ＣＩに入力される。この帰還値は前回の乱数発生時
にておいて次の論理式に基づき設定されており、 ［帰還値］−（【ビット１５］　１１３　［ビット１３
］　）　（１）（［ビット１２１Φ［ビット１０］） （但しＡωＢはＡと［３との１クスクルー・シブオ／を
表す。） 実施例において、例ｉば１回目の乱数発生時にその帰還
値は（０■１）ｅ（ＯΦ１）＝１となり、２回目の乱数
発生時にその帰還値は （１ΦＯ）■（ＯＧ）Ｏ）−０となる。 表３の帰還値の欄にはこのようにして得られる帰還値の
値が示されている。 実施例の回路は、前＆！第２ステップ、第３ステツプに
おいて詳述しｉｃように、乱数光Ａ１部２２として機能
するたびに前記９ｉ＋）遠１Ｇを用いて次に示すような
乱数を出力し、乱数顧メｔす３４、すなわら第５図Ｂに
示すサウンドボートのＳｔ”（１，ＳＲ２メモリ、Ｌリ
ア内の乱数を順次更新していく。 （乱数更新回数）　　　　（乱数） ０同ｒ＝ｌ　　　　　　　　０１１０．０１０１．１０
１１．０１００１回口　　　　　　　１１００．１０１
１．０１１０．１００１２回口　　　　　　　１００１
．０？１０．１１０１．００１０３回口　　　　　　　
００１０．１１０１．１０１０．０１００４回口　　　
　　　　０１０１．１０１１．０１００．１００１５回
口　　　　　　　１０１１．０１１０．１００１．００
１０６回口　　　　　　　０１１０．１１０１．００１
０．０１０１７回口　　　　　　　ｉ１ｏ＋、　１ｏｉ
ｏ、　ｏｉｏｏ、　１ｏ１ｉ８回目　　　　　　　１０
１１．０１００．１００１．０１１１９回口　　　　　
　　０１１０．１００１．００１０．１１１１１０１１
１１０回口　１１０１．００１０．０１０１．１１１０
１１１１０１１回口　１０１０．０１００．１０１１．
１１０１１２１！Ｉｎ　　　　　　　　０１００．　１
００１．０１１１．　１．０１０１３回口　　　　　　
ｔｏｏｉ、　ｏｏｉｏ、　１ｉ１１．　ｏｉｏ１１４回
目　　　　　　ｏｏｉｏ、　ｏｉｏｌ、　ｍｏ、　１ｏ
ｉｉ１５回目　　　　　　０１００．１０１１．１’１
０１．０１１１１６１１１１６回口　１００１．０１１
１．１０１０．１１１１表３の乱数欄にはこのようにし
て更新された乱数が示されている。 実施例の回路は、このようにして乱数が出力される度に
、前記第４スｊツブにＪ３いて詳述したように、更新さ
れた乱数のビット　８〜ビツト１２のビットを波形メモ
リ４０の波形データ（）°ンプリングアドレスとし用い
る。 このようにして出ノＪＪれるナン／ソノグアｔ−レスを
１６進数で乱数更新回数１回［１がら列記すると次のよ
うになる。 ０８、１６．００．　１Ｂ　、　１６．００．　　ＩＡ
　、　１４０９、１２．０４．０４．１２．０５．０Ｂ
、　１７ここにおいて、第５図Ｃに示ずサウンドボート
によって指定される波形ブンバーはＳ　−０１１０（２
速数）＝６（１６進ｖｌ）であり、従って、波形メモリ
４０に人力されるアドレスは該波形ナンバーＳを考慮す
ると前記数列に対応して次に示す９ビツトのｊ自ど４Ｉ
る。 ＯＣＢ、００（ｉ、ＯＣＤ、００Ｂ、ＯＤＧ、ＯＣＤ、
０口＾、００４０Ｃ９，０１１２，０（：４．００９．
０ｆ）２．　ＱＣ！＋、　ＯＣＢ、　００’／このにう
にして示されたアドレスは、図示し！、二周期波形光コ
ｔ、、　＋１；’ｉのアドレスと異なりランダムなアド
レスであるため、表４に示す波形ナンバーＳ−６により
選択される波形データは、該アドレスによりランダムに
読み出される。 ８５には実施例においてこのにうにランダムに読み出さ
れる波形データが示されており、この値をゲインＧＯ＝
１０１０Ａと乗Ｉ）　することにより、表５の波形ラッ
チ出力の掴に丞す雑音波形データをサンプリング出力づ
ることができる。 第１５図に【よこのようにしてり゛ンプリング出力され
た雑音波形が示されており、同図からも明らかなように
、実施例の回路によれば、波形ナンバーＳにより選択さ
れた波形の波形データをランダムにサンプリング読み出
しすることにより、所望の雑音波形を出力づることが可
能となる。 なお、本実施例においては、回路を乱数発α部として動
作さＵる際に帰還値メモリ７８を用いた場合を例にとり
説明したが、本発朗はこれに限らず、このような帰還（
直メモリ７８を用いることなく９！＋）遠回路１２の出
力をそのまま加詩器１２に入力することもｒＩＪ能どな
る。 以上説明したように、本実施例の回路によれば、周期波
形発生回路と雑音波形発生回路とを組合せた場合に、そ
の回路主要部、例えば加飾器５２）波形メ・しす４０を
共用することができ、ギの結果回路全体の集積度を高め
低コスト化を図ることが可能となる。 （Ｃ−３）データの検討 次に実施例の回路を周期波形発生回路及び雑音波形光う
回路として用いた場合の具体的なデータについて検討す
る。。 （ａ）周期波形の周波数 まず、実施例の回路により１」１られる周期波形の具体
的な読み出し周波数「を検ａ］づる。 （チＶンネルの゛リンブリング周期） 実施例の回路は、Ｉ（ＡＭ５０内のデータをＣＰ（ノバ
ス１ナイクルＩ’ｅｃに同期して時分側アクセスしてお
り、ｆｌｉｔ述したように１つのチャンネルの１回当り
のサンプリング期間はＣＩ）Ｕバスサイクルの４周期分
に当るため、チＶンネル１＠当りのサンプリング期間は
４／ｆｏｅとなる。 実施例において、前述したようにチャンネルは１６個あ
るため、各チＶンネルのサンプリング周期Ｇ；Ｌ１６Ｘ
　（４／Ｉ’　Ｂ　Ｃ）となる。 （１波形当りのサンプリング回数） また、１波形を読み出すために行われるサンプリング動
作の回数を検討すると、基幹メＩす４６は２１ビツトで
あり、その累算）データＢはサンプリングが行われる度
にＦずつ増加するため、波形メモリ４６内の累算値１３
がＡ゛−・パーツ１コーを生じてから次のＡ−パーツ「
１−を住するまでの問、すなわち、−波形の読みだしが
行われる闇に行われるサンプリング回数Ｎは２”／ドと
なる。 （出力波形の周期） 従って、前記サンプリング周期とサンプソングのＩｎ回
数とを乗算することにより、出ツノ波形の周期１／「が
次のように求まり、 １１６Ｘ４　　　２” ７ｍ’　−×−ｍキ併註 １　　　「　　　　　　「 ＩＩ　　ｔ： 該出力波形の周波数ｒは ｒＢｃ・ト 「　−□　　　　　・・・（３） １６Ｘ　４Ｘ２” となる。 本実施例において、ＣＰＵバスサイクル周波数ｆｏｅは
ｒ　ｅ　ｃ　−１，５３６ＭＨｚであるため出力波形の
周波数は ｒ　Ｓ　Ｏ，０１１４４４−Ｆ　　　（＋１２）となる
。 従ツー（、ｆ　＝　４４０　（ｌｌｚ）　（１）出力’
ｌｌｔ形ヲ４Ｅｉ　タイ３Ｊ４合には、１５１ＮＩ（Ａ
）に示１リウンドボート内に「＝　３８４４８の周波数
データを設定すればよい。 （１１）雑音波形のシンブリング周波数次に、前記周期
波形の周波数の場合とｊｌｏｌｌ−の条件で行なわれる
雑音波形のサンプリング周波数ｔについて検討する。 乱数のサンプリング出力は、８ピツトの素朴メモ９２６
がオーバーフローする度に行われるため、そのシンブリ
ング周波数は前記第（３）式と同様にして次式で求めら
れる。 ｆｕｃ−Ｆ ｆ　　＝　　　　　　　−−２４・ｆｕｃ−Ｆ１６Ｘ４
Ｘ２６ ＝９３．’１５　・ｆＬ　　　　［１１ｚ　］　　　φ
φ−（４）従って、３［に１１Ｚ］のサンプリング周波
数を得るためには、第５図（Ｂ）に承りシ′ウンドボー
ト内にｒ　＝−３２の周波数データを設定すればよい。 次に、各ブ」・ンネルの乱数発生周期ゴＲＮＤについ【
検討りるど、ＩＲＮｏｌま、リーンブリング周期１／ｆ
の２搭−１＝　６５５３５イ８となり、次式で与えられ
る。 ２”−１２’Ｘ（２’−１） ｒ＋ｔＮｏ　＝−＝１ ｆ　　　　　　　ｆｕｃ０ト ロ９９．０４ ＝□［秒］・・・（５） ［ 従り°（、ｌ”＝３２とＪ゛ると、−ｒ　ＲＮ　Ｄ　−
２１，８４５［秒］となることが理解される。 「発明の効果」 以、し説明したように、本発明によれば、時分割の手法
を用いることにより、回路の部品点数を減少させ、この
結果回路全体のｔｔａａを高めかつ低コストの乱数発生
回路を提供することがげ能となる。 表　１　　　　波形メモリの内容 表　　４ 衷　　５

【図面の簡単な説明】

第１図は本発明（・二用いられる乱数発生回路の原］！
ｌ！説明図、 第２図は従来の乱数発生回路のｉｊ２明図、第３図Ａ　
ｌ；Ｌ周期波形光り回路の原理図、第３図８は雑ご波形
発生回路のｌＩ：ξ理図、第４図は本発明の好適な実施
例を示ずブ〔１ツク図、 第５図は第４図に示！Ｊ　ＲＡ　Ｍ内に記憶された周期
波形発生用ザウンドボ−１−及び乱数発生用サウンドボ
ートの説明図、 第６図へ・第８図は第１図に示り回路を周期波形発生回
路として動作する場合の説明図、第９図へ・第１２図は
第４図に示ず回路を雑音被成ｄれ／Ｃ同周１！１波形図
、 第１５図はＳｆｔｆｔ形発生回路を用いて形成された雑
音波形図である。 １２　・・・　帰還回路 ２０　・・・　シフトパルス出力部 ２２　・・・　乱ｌｕ部 ３２　・・・　シフト回路 ４０　・・・　波形メモリ

Claims (3)

【特許請求の範囲】
1. （１）累算値を記憶する累算メモリと、前記累算値と外
   部入力される周波数データとを加算しこの加算値を新た
   な累算値として前記累算メモリに書込み記憶させるため
   の第１加算器と、を含み、前記第１加算器の累算値がオ
   ーバーフローした際発生する桁上げ信号に基づきシフト
   パルスを出力するシフトパルス出力部と、 乱数値メモリ及び第２加算器から成り前記シフトパルス
   が入力される度に第２加算器を用いて乱数値メモリ内容
   を倍数加算して更新しシフトレジスタとして機能するシ
   フト回路と、前記乱数値メモリの出力に基づき前記第２
   加算器のキャリー入力端子に帰還信号をフィードバック
   入力する帰還回路と、を含み、前記乱数値メモリ内に所
   定の乱数を発生させる乱数発生部と、 を有し、前記第１加算器及び第２加算器は、同一の加算
   器を時分割して共用することを特徴とする乱数発生回路
   。
2. （２）特許請求の範囲（１）記載の回路において、累算
   メモリ及び乱数値メモリは同一メモリの異なる番地内に
   形成されることを特徴とする乱数発生回路。
3. （３）特許請求の範囲（１）、（２）のいずれかに記載
   の回路において、 シフトパルス出力部は、所定のタイミング信号を発生す
   るタイミング発生回路を含み、そのタイミング信号と、
   前記第１加算器の出力する桁上げ信号とのアンド出力を
   シフトパルスとして出力することを特徴とする乱数発生
   回路。