JPS6155285B2 - - Google Patents
Info
- Publication number
- JPS6155285B2 JPS6155285B2 JP56207667A JP20766781A JPS6155285B2 JP S6155285 B2 JPS6155285 B2 JP S6155285B2 JP 56207667 A JP56207667 A JP 56207667A JP 20766781 A JP20766781 A JP 20766781A JP S6155285 B2 JPS6155285 B2 JP S6155285B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- collector
- base
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000000295 complement effect Effects 0.000 claims description 3
- 230000003321 amplification Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明はきわめて低い電源電圧のもとで安定に
動作するカレントミラー回路を提供するものであ
る。
動作するカレントミラー回路を提供するものであ
る。
第１図は従来よりよく知られているカレントミ
ラー回路の回路結線図を示したものである。第１
図において、入力端子Ｘを介してトランジスタ１
のコレクタ側から基準電流が供給され、トランジ
スタ２のコレクタから出力端子Ｙを介して基準電
流に比例した出力電流を取り出す様に構成されて
いる。
ラー回路の回路結線図を示したものである。第１
図において、入力端子Ｘを介してトランジスタ１
のコレクタ側から基準電流が供給され、トランジ
スタ２のコレクタから出力端子Ｙを介して基準電
流に比例した出力電流を取り出す様に構成されて
いる。
ところで、第１図において、トランジスタ３は
入力電流と出力電流のマツチングを出来る限り向
上させる目的で用いられている。例えば前記トラ
ンジスタ３を用いない場合にはトランジスタ１の
ベースとコレクタを接続することによつて、最も
一般的なカレントミラー回路が構成出来る訳であ
るが、その場合には基準入力電流の一部がトラン
ジスタ１およびトランジスタ２のベース電流とな
つてしまい、前記トランジスタ２の直流電流増幅
率をβ２、入力電流をIxとしたとき、出力電流Iy
は次式で与えられる。
入力電流と出力電流のマツチングを出来る限り向
上させる目的で用いられている。例えば前記トラ
ンジスタ３を用いない場合にはトランジスタ１の
ベースとコレクタを接続することによつて、最も
一般的なカレントミラー回路が構成出来る訳であ
るが、その場合には基準入力電流の一部がトラン
ジスタ１およびトランジスタ２のベース電流とな
つてしまい、前記トランジスタ２の直流電流増幅
率をβ２、入力電流をIxとしたとき、出力電流Iy
は次式で与えられる。
いま仮にβ２を１０、Ixを100μＡとすると、
出力電流Iyは約83μＡとなり、入出力のマツチン
グが不充分であるだけでなく、入力電流と出力電
流の比率がトランジスタの直流電流増幅率に左右
されるので、精密さを要求される場合にはトラン
ジスタ３は不可欠であつた。
出力電流Iyは約83μＡとなり、入出力のマツチン
グが不充分であるだけでなく、入力電流と出力電
流の比率がトランジスタの直流電流増幅率に左右
されるので、精密さを要求される場合にはトラン
ジスタ３は不可欠であつた。
ところが、前記トランジスタ３を用いることに
よつて、プラス側給電端子Ｂに印加される電流電
圧の下限値が上昇してしまうという問題があつ
た。例えば、トランジスタ１のベースとコレクタ
を接続した形では電流電圧が1V以下になつても
充分に動作するが、トランジスタ３を用いた場合
には電流電圧が1.4Vよりも低くなると、トラン
ジスタ３およびトランジスタ１のベース電流が流
れなくなつてしまうという問題があつた。
よつて、プラス側給電端子Ｂに印加される電流電
圧の下限値が上昇してしまうという問題があつ
た。例えば、トランジスタ１のベースとコレクタ
を接続した形では電流電圧が1V以下になつても
充分に動作するが、トランジスタ３を用いた場合
には電流電圧が1.4Vよりも低くなると、トラン
ジスタ３およびトランジスタ１のベース電流が流
れなくなつてしまうという問題があつた。
本発明は以上の様な問題を解消するカレントミ
ラー回路を提供せんとするものである。
ラー回路を提供せんとするものである。
第２図は本発明の一実施例に係るカレントミラ
ー回路の回路結線図である。第２図において、ト
ランジスタ１のベースとコレクタが接続され、同
コレクタは基準電流入力端子Ｘに接続され、同エ
ミツタは抵抗４を介してプラス側給電線路Baに
接続されている。前記トランジスタ１のベースに
はトランジスタ２のベースが接続され、前記トラ
ンジスタ２のエミツタは抵抗５を介してプラス側
給電線路Baに接続され、同コレクタは前記トラ
ンジスタ１，２と相補型のNPN型のトランジス
タ６および７のベースに接続されている。前記ト
ランジスタ６，７のエミツタは、いずれもマイナ
ス側給電線路Caに接続され、前記トランジスタ
２のコレクタとマイナス側給電線路Caの間に
は、ベースとコレクタが接続されたトランジスタ
８が電流バイパス手段として接続されている。
ー回路の回路結線図である。第２図において、ト
ランジスタ１のベースとコレクタが接続され、同
コレクタは基準電流入力端子Ｘに接続され、同エ
ミツタは抵抗４を介してプラス側給電線路Baに
接続されている。前記トランジスタ１のベースに
はトランジスタ２のベースが接続され、前記トラ
ンジスタ２のエミツタは抵抗５を介してプラス側
給電線路Baに接続され、同コレクタは前記トラ
ンジスタ１，２と相補型のNPN型のトランジス
タ６および７のベースに接続されている。前記ト
ランジスタ６，７のエミツタは、いずれもマイナ
ス側給電線路Caに接続され、前記トランジスタ
２のコレクタとマイナス側給電線路Caの間に
は、ベースとコレクタが接続されたトランジスタ
８が電流バイパス手段として接続されている。
また、前記トランジスタ２のエミツタにはトラ
ンジスタ９のエミツタが接続され、前記トランジ
スタ９のベースは前記トランジスタ６のコレクタ
に接続され、同コレクタは電流出力端子Ｙに接続
され、前記トランジスタ９のベースとプラス側給
電線路Baの間には抵抗１０が接続されている。
ンジスタ９のエミツタが接続され、前記トランジ
スタ９のベースは前記トランジスタ６のコレクタ
に接続され、同コレクタは電流出力端子Ｙに接続
され、前記トランジスタ９のベースとプラス側給
電線路Baの間には抵抗１０が接続されている。
一方、前記トランジスタ７のコレクタにはトラ
ンジスタ１１のベースおよびコレクタ、さらには
トランジスタ１２のベースが接続され、前記トラ
ンジスタ１１，１２のエミツタはいずれもプラス
側給電線路Baに接続され、前記トランジスタ１
２のコレクタは電流出力端子Ｙに接続されてい
る。
ンジスタ１１のベースおよびコレクタ、さらには
トランジスタ１２のベースが接続され、前記トラ
ンジスタ１１，１２のエミツタはいずれもプラス
側給電線路Baに接続され、前記トランジスタ１
２のコレクタは電流出力端子Ｙに接続されてい
る。
さて、第２図の回路において、抵抗４，５，１
０の抵抗値がそれぞれR4，R5，R10であり、トラ
ンジスタ１，２，９，１１，１２の直流電流増幅
率がいずれもβｐで、トランジスタ６，７，８の
直流電流増幅率がいずれもβｎであり、前記トラ
ンジスタ１，２，６，７，８，９，１１，１２の
コレクタ電流がそれぞれI1，I2，I6，I7，I8，I9，
I11，I12、ベース・エミツタ間電圧がいずれもＶB
Ｅであつたとすると、基準電流入力端子Ｘから吸
い込まれる基準電流Ixと、電流出力端子Ｙから流
し出される出力電流Iyの関係は次の様にして求め
ることが出来る。
０の抵抗値がそれぞれR4，R5，R10であり、トラ
ンジスタ１，２，９，１１，１２の直流電流増幅
率がいずれもβｐで、トランジスタ６，７，８の
直流電流増幅率がいずれもβｎであり、前記トラ
ンジスタ１，２，６，７，８，９，１１，１２の
コレクタ電流がそれぞれI1，I2，I6，I7，I8，I9，
I11，I12、ベース・エミツタ間電圧がいずれもＶB
Ｅであつたとすると、基準電流入力端子Ｘから吸
い込まれる基準電流Ixと、電流出力端子Ｙから流
し出される出力電流Iyの関係は次の様にして求め
ることが出来る。
Ix＝I1（１＋１／βｐ）＋Ｉ２／βｐ …(2)
R4I1＝R5（I2＋I9） …(3)
I2＝I8（１＋１／βｎ）＋Ｉ６／βｎ＋Ｉ７／βｎ
…(4) 抵抗１０の抵抗値は充分大きく、トランジスタ
６のコレクタ電流の殆んどがトランジスタ９のベ
ース電流になるものとすると、 I6βｐ＝I9 …(5) また、 Iy＝I9＋I12 …(7) ところで、 I6＝I8＝Ｉ７／２ …(8) が成立するものとすると、前記(4)，(5)，(6)式はそ
れぞれ、 I2＝I8（１＋４／βｎ） …(9) I8βｐ＝I9 …(10) (2)，(9)式より Ix＝I1（１＋１／βｐ）＋Ｉ８／βｐ（１＋４／β
ｎ）…（12） (3)，(9)式より、 R4I1＝R5｛I8（１＋４／βｎ）＋I9｝ …（13） （10），（11）式より、 （10），（12）式より （10），（13）式より R4I1＝R5I9｛１＋１／βｐ＋４／βｐβｎ｝…（16
） (7)，（14）式より、 （15），（16），（17）式より、IyとIxの関係を求め
ると、 （18）式において、例えば、R5＝R4，βｐ＝
10，βｎ＝40，Ix＝100μＡを代入すると、Iyの
値は95μＡとなり、第１図においてトランジスタ
１のベース・コレクタ間を短絡した場合に比べて
マツチングが良くなつている。
…(4) 抵抗１０の抵抗値は充分大きく、トランジスタ
６のコレクタ電流の殆んどがトランジスタ９のベ
ース電流になるものとすると、 I6βｐ＝I9 …(5) また、 Iy＝I9＋I12 …(7) ところで、 I6＝I8＝Ｉ７／２ …(8) が成立するものとすると、前記(4)，(5)，(6)式はそ
れぞれ、 I2＝I8（１＋４／βｎ） …(9) I8βｐ＝I9 …(10) (2)，(9)式より Ix＝I1（１＋１／βｐ）＋Ｉ８／βｐ（１＋４／β
ｎ）…（12） (3)，(9)式より、 R4I1＝R5｛I8（１＋４／βｎ）＋I9｝ …（13） （10），（11）式より、 （10），（12）式より （10），（13）式より R4I1＝R5I9｛１＋１／βｐ＋４／βｐβｎ｝…（16
） (7)，（14）式より、 （15），（16），（17）式より、IyとIxの関係を求め
ると、 （18）式において、例えば、R5＝R4，βｐ＝
10，βｎ＝40，Ix＝100μＡを代入すると、Iyの
値は95μＡとなり、第１図においてトランジスタ
１のベース・コレクタ間を短絡した場合に比べて
マツチングが良くなつている。
さて、第２図の回路において、例えば抵抗５の
両端に100mVの電圧降下をもたせたとしても、
トランジスタ８のベース・エミツタ間電圧が
0.65V程度であり、トランジスタ２の飽和電圧が
0.2V以下であるから、電源電圧が1Vよりも低く
なつたとしても充分に動作する。
両端に100mVの電圧降下をもたせたとしても、
トランジスタ８のベース・エミツタ間電圧が
0.65V程度であり、トランジスタ２の飽和電圧が
0.2V以下であるから、電源電圧が1Vよりも低く
なつたとしても充分に動作する。
ところで、計算例ではトランジスタ７のエミツ
タ電流がトランジスタ８のエミツタ電流の２倍で
あると仮定したが、これは前記トランジスタ７の
エミツタ面積を前記トランジスタ８のエミツタ面
積の２倍にすることによつて容易に実現出来る。
タ電流がトランジスタ８のエミツタ電流の２倍で
あると仮定したが、これは前記トランジスタ７の
エミツタ面積を前記トランジスタ８のエミツタ面
積の２倍にすることによつて容易に実現出来る。
また、抵抗１０の抵抗値を小さくして、トラン
ジスタ９のベース電流と前記抵抗１０に流れる電
流がほぼ同じになる様に設定しても、良好なマツ
チング特性を実現することが出来る。
ジスタ９のベース電流と前記抵抗１０に流れる電
流がほぼ同じになる様に設定しても、良好なマツ
チング特性を実現することが出来る。
また、第３図に例示した様に、トランジスタ２
のコレクタとマイナス側給電線路Caの間に電流
バイパス手段としての抵抗１３を接続しても第２
図の回路と同等の効果を得ることが出来る。
のコレクタとマイナス側給電線路Caの間に電流
バイパス手段としての抵抗１３を接続しても第２
図の回路と同等の効果を得ることが出来る。
以上の様に本発明のカレントミラー回路は、コ
レクタ側から基準電流が供給され、エミツタが一
方の給電線路に接続された第１のトランジスタ
（前述の実施例の１に相当）と、ベースが前記第
１のトランジスタのベースに接続され、エミツタ
が抵抗５を介して前記給電線路に接続された第２
のトランジスタ（同２に相当）と、前記第１およ
び第２のトランジスタと相補型であつて、ベース
電流が前記第２のトランジスタのコレクタから供
給され、エミツタが他方の給電線路に接続された
第３のトランジスタ（同６に相当）および第４の
トランジスタ（同７に相当）と、エミツタが前記
第２のトランジスタのエミツタに接続され、ベー
ス電流が前記第３のトランジスタのコレクタから
供給される第５のトランジスタ（同９に相当）
と、ベースおよびコレクタに前記第４のトランジ
スタのコレクタ電流が供給され、エミツタが一方
の給電線路に接続された第６のトランジスタ（同
１１に相当）と、ベースが前記第６のトランジス
タのベースに接続され、エミツタが前記給電線路
に接続された第７のトランジスタ（同１２に相
当）と、前記第２のトランジスタのコレクタと他
方の給電線路の間に接続された電流バイパス手段
（同８または１３に相当）を備え、前記第５およ
び前記第７のトランジスタのコレクタ電流を加算
して出力電流としたことを特徴とするもので、給
電線路間にはトランジスタのベース・エミツタ間
接合が１個しか存在しないので低い電源電圧のも
とで、良好なマツチング特性が得られるという大
なる効果を奏するものである。
レクタ側から基準電流が供給され、エミツタが一
方の給電線路に接続された第１のトランジスタ
（前述の実施例の１に相当）と、ベースが前記第
１のトランジスタのベースに接続され、エミツタ
が抵抗５を介して前記給電線路に接続された第２
のトランジスタ（同２に相当）と、前記第１およ
び第２のトランジスタと相補型であつて、ベース
電流が前記第２のトランジスタのコレクタから供
給され、エミツタが他方の給電線路に接続された
第３のトランジスタ（同６に相当）および第４の
トランジスタ（同７に相当）と、エミツタが前記
第２のトランジスタのエミツタに接続され、ベー
ス電流が前記第３のトランジスタのコレクタから
供給される第５のトランジスタ（同９に相当）
と、ベースおよびコレクタに前記第４のトランジ
スタのコレクタ電流が供給され、エミツタが一方
の給電線路に接続された第６のトランジスタ（同
１１に相当）と、ベースが前記第６のトランジス
タのベースに接続され、エミツタが前記給電線路
に接続された第７のトランジスタ（同１２に相
当）と、前記第２のトランジスタのコレクタと他
方の給電線路の間に接続された電流バイパス手段
（同８または１３に相当）を備え、前記第５およ
び前記第７のトランジスタのコレクタ電流を加算
して出力電流としたことを特徴とするもので、給
電線路間にはトランジスタのベース・エミツタ間
接合が１個しか存在しないので低い電源電圧のも
とで、良好なマツチング特性が得られるという大
なる効果を奏するものである。
第１図は従来例を示す回路結線図、第２図およ
び第３図はいずれも本発明の実施例に係るカレン
トミラー回路の回路結線図である。 １，２，６，７，８，９，１１，１２……トラ
ンジスタ、１３……抵抗。
び第３図はいずれも本発明の実施例に係るカレン
トミラー回路の回路結線図である。 １，２，６，７，８，９，１１，１２……トラ
ンジスタ、１３……抵抗。
Claims (1)
- 【特許請求の範囲】 １ コレクタ側から基準電流が供給され、エミツ
タが一方の給電線路に接続された第１のトランジ
スタと、ベースが前記第１のトランジスタのベー
スに接続され、エミツタが抵抗を介して前記給電
線路に接続された第２のトランジスタと、前記第
１および第２のトランジスタと相補型であつて、
ベース電流が前記第２のトランジスタのコレクタ
から供給され、エミツタが他方の給電線路に接続
された第３および第４のトランジスタと、エミツ
タが前記第２のトランジスタのエミツタに接続さ
れ、ベース電流が前記第３のトランジスタのコレ
クタから供給される第５のトランジスタと、ベー
スおよびコレクタに前記第４のトランジスタのコ
レクタ電流が供給され、エミツタが一方の給電線
路に接続された第６のトランジスタと、ベースが
前記第６のトランジスタのベースに接続され、エ
ミツタが前記給電線路に接続された第７のトラン
ジスタと、前記第２のトランジスタのコレクタと
他方の給電線路の間に接続された電流バイパス手
段を備え、前記第５および前記第７のトランジス
タのコレクタ電流を加算して出力電流としたこと
を特徴とするカレントミラー回路。 ２ 特許請求の範囲第１項の記載において、ベー
スとコレクタが接続された第８のトランジスタに
よつて前記電流バイパス手段を構成したことを特
徴とするカレントミラー回路。 ３ 特許請求の範囲第１項の記載において、抵抗
素子によつて前記電流バイパス手段を構成したこ
とを特徴とするカレントミラー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56207667A JPS58107706A (ja) | 1981-12-21 | 1981-12-21 | カレントミラ−回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56207667A JPS58107706A (ja) | 1981-12-21 | 1981-12-21 | カレントミラ−回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58107706A JPS58107706A (ja) | 1983-06-27 |
| JPS6155285B2 true JPS6155285B2 (ja) | 1986-11-27 |
Family
ID=16543557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56207667A Granted JPS58107706A (ja) | 1981-12-21 | 1981-12-21 | カレントミラ−回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58107706A (ja) |
-
1981
- 1981-12-21 JP JP56207667A patent/JPS58107706A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58107706A (ja) | 1983-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (ja) | 電気回路 | |
| JPH0473806B2 (ja) | ||
| EP0164182A1 (en) | JFET active load input stage | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH0682308B2 (ja) | 電流源回路配置 | |
| EP0110720B1 (en) | Current mirror circuit | |
| JPS6155285B2 (ja) | ||
| JPH0624298B2 (ja) | 電流増幅回路 | |
| JPS632363B2 (ja) | ||
| JP2537235B2 (ja) | 定電流回路 | |
| JPH0434567Y2 (ja) | ||
| JP2588164B2 (ja) | 反転増幅器 | |
| JPH0145766B2 (ja) | ||
| JPH0642250Y2 (ja) | 負出力電圧安定化電源回路 | |
| JPH0413692Y2 (ja) | ||
| JPH0474734B2 (ja) | ||
| JPH07112135B2 (ja) | 電流増幅回路 | |
| JP2550518B2 (ja) | Ｆｍ復調回路 | |
| JPH067379Y2 (ja) | 基準電圧源回路 | |
| JPH0347010B2 (ja) | ||
| JPH0352248B2 (ja) | ||
| JPH0744410B2 (ja) | 利得制御回路 | |
| JPH0828627B2 (ja) | 増幅回路 | |
| JPH032987Y2 (ja) | ||
| JPS645369Y2 (ja) |