JPS6173578A - プツシユプル型ｄｃ−ｄｃコンバ−タ - Google Patents
プツシユプル型ｄｃ−ｄｃコンバ−タInfo
- Publication number
- JPS6173578A JPS6173578A JP59193366A JP19336684A JPS6173578A JP S6173578 A JPS6173578 A JP S6173578A JP 59193366 A JP59193366 A JP 59193366A JP 19336684 A JP19336684 A JP 19336684A JP S6173578 A JPS6173578 A JP S6173578A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- circuit
- transformer
- transistor circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004804 winding Methods 0.000 claims abstract description 35
- 239000003990 capacitor Substances 0.000 claims abstract description 14
- 238000010521 absorption reaction Methods 0.000 claims description 9
- 230000005855 radiation Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 11
- 230000005284 excitation Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 210000004081 cilia Anatomy 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
- H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/337—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in push-pull configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明はプッシュプル型ＤＣ−ＤＣコンノく一タに関し
、特に外部駆動型に属するプノ・ンユプル型ＤＣ−ＤＣ
コンバータに関するものである。
、特に外部駆動型に属するプノ・ンユプル型ＤＣ−ＤＣ
コンバータに関するものである。
以下余日
〔従来技術とその欠点〕
第１図は従来の上記のような外部駆動型に属するグツシ
ュプル型ＤＣ−ＤＣコンバータの回路構成の一例を示し
た図である。第１図において。
ュプル型ＤＣ−ＤＣコンバータの回路構成の一例を示し
た図である。第１図において。
端子５１からは図に示されるような極性で直流入力電圧
Ｅ１が入力され、また端子５２が外部駆動のパルス電圧
Ｖ、により励振される。このパルス電圧ｖ１に応答して
スイッチング素子としてのトランジスタＱ１のエミッタ
とコレクタの間には電圧■１を生じるが、このスイッチ
ングトランジスタＱ１が導通状態になる場合には、電流
１１はトランスＴ１の一次巻線の内の第１の巻線ＴＩ（
Ａ、）およびトランジスタＱ１を通電して直流入力電源
の負側に流入する。この時点において、トランスＴ１の
一次巻線の中の第２の巻線ＴＩ（Ａ２）に誘起される起
電力により、トランジスタＱ２のコレクタとエミッタの
間に加わる電圧ｖ２は直流入力電圧Ｅ、の大略２倍の電
圧となる。前記パルス電圧ｖ１が終止すると、トランジ
スタＱ１を流れる電流ｉ、は零となるが、トランスＴ１
の一次巻線の励磁電流が零となる迄の時間、第１の巻線
Ｔ１（Ａ、）および第２の巻線ＴＩ（Ａ２）における誘
起起電力により、トランジスタＱ１のコレクタとエミッ
タの間に加わる電圧ｖ１は零から大略２Ｅ、の値に上昇
し、トランジスタＱ２のコレクタとエミッタの間に加わ
る電圧ｖ２は２Ｅｉから零に低下する。この状態はトラ
ンジスタＱ１の通電時間を若干下回る程度の特定の時間
継続し、しかる後初期の状態、即ち前記■１およびｖ２
が直流入力電圧Ｅ１に等しい状態に復帰する。
Ｅ１が入力され、また端子５２が外部駆動のパルス電圧
Ｖ、により励振される。このパルス電圧ｖ１に応答して
スイッチング素子としてのトランジスタＱ１のエミッタ
とコレクタの間には電圧■１を生じるが、このスイッチ
ングトランジスタＱ１が導通状態になる場合には、電流
１１はトランスＴ１の一次巻線の内の第１の巻線ＴＩ（
Ａ、）およびトランジスタＱ１を通電して直流入力電源
の負側に流入する。この時点において、トランスＴ１の
一次巻線の中の第２の巻線ＴＩ（Ａ２）に誘起される起
電力により、トランジスタＱ２のコレクタとエミッタの
間に加わる電圧ｖ２は直流入力電圧Ｅ、の大略２倍の電
圧となる。前記パルス電圧ｖ１が終止すると、トランジ
スタＱ１を流れる電流ｉ、は零となるが、トランスＴ１
の一次巻線の励磁電流が零となる迄の時間、第１の巻線
Ｔ１（Ａ、）および第２の巻線ＴＩ（Ａ２）における誘
起起電力により、トランジスタＱ１のコレクタとエミッ
タの間に加わる電圧ｖ１は零から大略２Ｅ、の値に上昇
し、トランジスタＱ２のコレクタとエミッタの間に加わ
る電圧ｖ２は２Ｅｉから零に低下する。この状態はトラ
ンジスタＱ１の通電時間を若干下回る程度の特定の時間
継続し、しかる後初期の状態、即ち前記■１およびｖ２
が直流入力電圧Ｅ１に等しい状態に復帰する。
次いで外部駆動のパルス電圧→により端子５３が励振さ
れ、スイッチング素子としてのトランジスタＱ２が導通
状態になる場合には、前述のトランジスタＱ１が導通状
態になる場合と同様に、電流１２はトランスＴ１の一次
巻線の内の第２の巻１ｆｊ Ｔ １ （Ａ２ ）および
トランジスタＱ２を通電して、直流入力電源の負側に流
入する。この時点において、トランスＴ１の一次巻線の
中の第１の巻線Ｔ１（Ａ、）に誘起される起電力によシ
、トランジスタＱ１のコレクタとエミッタの間の電圧ｖ
１はＥｌから大略２Ｅ、の電圧に上昇し、トランジスタ
Ｑ２のコレクタとエミッタの間の電圧■２は零となる。
れ、スイッチング素子としてのトランジスタＱ２が導通
状態になる場合には、前述のトランジスタＱ１が導通状
態になる場合と同様に、電流１２はトランスＴ１の一次
巻線の内の第２の巻１ｆｊ Ｔ １ （Ａ２ ）および
トランジスタＱ２を通電して、直流入力電源の負側に流
入する。この時点において、トランスＴ１の一次巻線の
中の第１の巻線Ｔ１（Ａ、）に誘起される起電力によシ
、トランジスタＱ１のコレクタとエミッタの間の電圧ｖ
１はＥｌから大略２Ｅ、の電圧に上昇し、トランジスタ
Ｑ２のコレクタとエミッタの間の電圧■２は零となる。
前記外部駆動のパルス電圧ｖ２が終止すると、トランジ
スタＱ２を流れる電流１２は零となるが、トランスＴ１
の一次巻線の励磁電流が零となる迄の時間１巻線Ｔ Ｉ
（Ａ＋ ）およびＴＩ（Ａ２）における誘起起電力に
より、トランジスタＱ２のコレクタとエミッタの間の電
圧■２は零から大略２Ｅｉの値に上昇し、トランジスタ
Ｑ１のコレクタとエミッタの間の電圧ｖ１は２Ｆ、１か
ら零に低下する。この状態は前述のように特定の時間継
続し、しかる後初期の状態、即ち前記Ｖ１およびｖ２が
Ｅ、に等しい状態に復帰する。
スタＱ２を流れる電流１２は零となるが、トランスＴ１
の一次巻線の励磁電流が零となる迄の時間１巻線Ｔ Ｉ
（Ａ＋ ）およびＴＩ（Ａ２）における誘起起電力に
より、トランジスタＱ２のコレクタとエミッタの間の電
圧■２は零から大略２Ｅｉの値に上昇し、トランジスタ
Ｑ１のコレクタとエミッタの間の電圧ｖ１は２Ｆ、１か
ら零に低下する。この状態は前述のように特定の時間継
続し、しかる後初期の状態、即ち前記Ｖ１およびｖ２が
Ｅ、に等しい状態に復帰する。
以下外部駆動のパルス電圧ｖ１およびｖ２により、それ
ぞれ端子５２および５３が交互に励振されて前述の動作
経過が繰返される。
ぞれ端子５２および５３が交互に励振されて前述の動作
経過が繰返される。
第２図はこのような動作経過における外部駆動のパルス
電圧Ｖ、およびｖ２．トランジスタＱ１およびＱ２をそ
れぞれ流れる電流ｉ、および’２＋ならびにトランジス
タＱ１およびＱ２のそれぞれのコレクタとエミッタ間の
電圧Ｖ１およびｖ２等の動作波形図を示す図である。こ
の第２図はトランジスタＱ１およびＱ２を流れる電流１
１および１２のデユーティ比が共に５０％以下の場合で
あるが、外部駆動のパルス電圧ｖ１およびｖ２のデユー
ティ比が５０チに近接すると１図示してはないが。
電圧Ｖ、およびｖ２．トランジスタＱ１およびＱ２をそ
れぞれ流れる電流ｉ、および’２＋ならびにトランジス
タＱ１およびＱ２のそれぞれのコレクタとエミッタ間の
電圧Ｖ１およびｖ２等の動作波形図を示す図である。こ
の第２図はトランジスタＱ１およびＱ２を流れる電流１
１および１２のデユーティ比が共に５０％以下の場合で
あるが、外部駆動のパルス電圧ｖ１およびｖ２のデユー
ティ比が５０チに近接すると１図示してはないが。
コレクタとエミッタ間の電圧ｖ１およびｖ２の電圧波形
は直流入力電圧Ｅ１のレベルを中心とする ゛振
幅Ｅ、の矩形波状の電圧波形となる。
は直流入力電圧Ｅ１のレベルを中心とする ゛振
幅Ｅ、の矩形波状の電圧波形となる。
第２図において、トランジスタＱ１のコレクタとエミッ
タの間の電圧ｖ１について見ると、１１が終止する時点
および１２が始動する時点において、Ｖ１１Ｃ電圧２Ｂ
、をオーバーするスパイク状電圧を生じる。このスパイ
ク状電圧は、トランスＴ１の一次巻線の第１の巻線Ｔ１
（Ａ、）と第２の巻１１Ｊ Ｔ １ （Ａ２ ）の漏れ
インダクタンスによりスイッチフグ時に生じる導電雑音
によるもので、この導電雑音のレベルは電圧Ｅ１に比し
て極めて大きなレベルとなり、スイッチング素子として
のトランシスタＱ１を電圧破壊する恐れがある。この防
止策として通常第１図に示されるように、抵抗Ｒ１とコ
ンデンサＣ１の直列素子をトランジスタＱ１に並列に接
続した導電雑音の吸収回路を設ける。第２図のｖｌの波
形図に示される前記スパイク状電圧は、前記吸収回路を
用いて前記導電雑音を抑制した結果において生じている
残留電圧である。この導電雑音の吸収回路を形成する抵
抗Ｒ１とコンデンサＣ１には、スイッチング動作時相当
のパルス電流が流入し抵抗Ｒ１において熱損失を生じる
。ＤＣ−ＤＣコンバータの動作周波数が高い場合には、
この吸収回路における損失の比重は増大し、 ＤＣ−Ｄ
Ｃコンバータの効率を著しく劣化させる。このことはト
ランジスタＱ２の動作に関しても同様で、抵抗Ｒ２およ
びコンデンサＣ２により形成される吸収回路において同
様の熱損失を生じる。
タの間の電圧ｖ１について見ると、１１が終止する時点
および１２が始動する時点において、Ｖ１１Ｃ電圧２Ｂ
、をオーバーするスパイク状電圧を生じる。このスパイ
ク状電圧は、トランスＴ１の一次巻線の第１の巻線Ｔ１
（Ａ、）と第２の巻１１Ｊ Ｔ １ （Ａ２ ）の漏れ
インダクタンスによりスイッチフグ時に生じる導電雑音
によるもので、この導電雑音のレベルは電圧Ｅ１に比し
て極めて大きなレベルとなり、スイッチング素子として
のトランシスタＱ１を電圧破壊する恐れがある。この防
止策として通常第１図に示されるように、抵抗Ｒ１とコ
ンデンサＣ１の直列素子をトランジスタＱ１に並列に接
続した導電雑音の吸収回路を設ける。第２図のｖｌの波
形図に示される前記スパイク状電圧は、前記吸収回路を
用いて前記導電雑音を抑制した結果において生じている
残留電圧である。この導電雑音の吸収回路を形成する抵
抗Ｒ１とコンデンサＣ１には、スイッチング動作時相当
のパルス電流が流入し抵抗Ｒ１において熱損失を生じる
。ＤＣ−ＤＣコンバータの動作周波数が高い場合には、
この吸収回路における損失の比重は増大し、 ＤＣ−Ｄ
Ｃコンバータの効率を著しく劣化させる。このことはト
ランジスタＱ２の動作に関しても同様で、抵抗Ｒ２およ
びコンデンサＣ２により形成される吸収回路において同
様の熱損失を生じる。
なおトランジスタＱ１およびＱ２によるスイッチング動
作により、トランスＴ１を介して交流電圧を発生し、整
流回路１１により端子ヌを介して直流出力電圧Ｐ１を出
力することは良く知られているとおりである。
作により、トランスＴ１を介して交流電圧を発生し、整
流回路１１により端子ヌを介して直流出力電圧Ｐ１を出
力することは良く知られているとおりである。
以上の説明から分るように、従来のプッシュプル型ＤＣ
−ＤＣコンバータにおいては、スイッチング動作時に発
生する導電雑音によるスイッチング素子の電圧破壊防止
用として、抵抗とコンデンサとを含む吸収回路を直接ス
イッチングされる箇所に用いているため、吸収回路にお
ける損失が増大し、ＤＣ−ＤＣコンバータの効率を劣化
させるという欠点がある。
−ＤＣコンバータにおいては、スイッチング動作時に発
生する導電雑音によるスイッチング素子の電圧破壊防止
用として、抵抗とコンデンサとを含む吸収回路を直接ス
イッチングされる箇所に用いているため、吸収回路にお
ける損失が増大し、ＤＣ−ＤＣコンバータの効率を劣化
させるという欠点がある。
したがって本発明の目的は、上記欠点を除去し、挿入損
失の小さい導電雑音吸収機能を付与してスイッチング素
子の電圧破壊を防止し、外部への伝導および輻射ノイズ
を低減し、かつ効率の良いプッシュプル型ＤＣ−ＤＣコ
ンバータヲ提供することにある。
失の小さい導電雑音吸収機能を付与してスイッチング素
子の電圧破壊を防止し、外部への伝導および輻射ノイズ
を低減し、かつ効率の良いプッシュプル型ＤＣ−ＤＣコ
ンバータヲ提供することにある。
本発明によれば、直流入力電圧を外部駆動パルスで励振
される第１および第２のトランジスタ回路ならびにトラ
ンスを用いて交流電圧に変え、この交流電圧を整流回路
により直流電圧に変えて出力する外部駆動型のプッシュ
プル型ＤＣ−’ＤＣコンバータにおいて、 該Ｄｃ−Ｄ
Ｃコンバータの前記直流入力電圧を受ける端子から前記
交流電圧を発生するまでの回路構成が、一端を前記端子
の負側端子および正側端子にそれぞれ接続する前記第２
および第２のトランジスタ回の側に接続し、他端を前記
正側端子に接続し、負極側を前記第２のトランジスタ回
路の他端の側に接続する前記トランスの第１の一次巻線
と、アノード側およびカノード側を前記第２のトランジ
スタ回路の一端および他端の側にそれぞれ接続する第１
のダイオードと、抵抗とコンデンサを直列に接続して成
り、一端を前記第２のトランジスタ回路の他端の側に接
続し、他端を前記第２のトランジスタ回路の他端の側に
接続するスパイク状電圧吸収回の側に接続し、他端を前
記第２のトランジスタ回路の一端の側に接続し、負極側
を前記第２のトランジスタ回路の他端の側に接続する前
記トランスの第２の一次巻線と、アノード側およびカン
ード側を前記第２のトランジスタ回路の他端および一端
の側にそれぞれ接続する第２のダイオードとを有するこ
とを特徴とするプノンユプル型ＤＣ−ＤＣコンバータが
得られる。
される第１および第２のトランジスタ回路ならびにトラ
ンスを用いて交流電圧に変え、この交流電圧を整流回路
により直流電圧に変えて出力する外部駆動型のプッシュ
プル型ＤＣ−’ＤＣコンバータにおいて、 該Ｄｃ−Ｄ
Ｃコンバータの前記直流入力電圧を受ける端子から前記
交流電圧を発生するまでの回路構成が、一端を前記端子
の負側端子および正側端子にそれぞれ接続する前記第２
および第２のトランジスタ回の側に接続し、他端を前記
正側端子に接続し、負極側を前記第２のトランジスタ回
路の他端の側に接続する前記トランスの第１の一次巻線
と、アノード側およびカノード側を前記第２のトランジ
スタ回路の一端および他端の側にそれぞれ接続する第１
のダイオードと、抵抗とコンデンサを直列に接続して成
り、一端を前記第２のトランジスタ回路の他端の側に接
続し、他端を前記第２のトランジスタ回路の他端の側に
接続するスパイク状電圧吸収回の側に接続し、他端を前
記第２のトランジスタ回路の一端の側に接続し、負極側
を前記第２のトランジスタ回路の他端の側に接続する前
記トランスの第２の一次巻線と、アノード側およびカン
ード側を前記第２のトランジスタ回路の他端および一端
の側にそれぞれ接続する第２のダイオードとを有するこ
とを特徴とするプノンユプル型ＤＣ−ＤＣコンバータが
得られる。
次に本発明について詳細に説明する。第３図は本発明の
一実施例の構成を示す図である。第３図において、第１
の一次巻線Ｔ２（Ａ＋ ）および第２の一次巻線Ｔ２（
Ａ２）を含むトランスＴ２と。
一実施例の構成を示す図である。第３図において、第１
の一次巻線Ｔ２（Ａ＋ ）および第２の一次巻線Ｔ２（
Ａ２）を含むトランスＴ２と。
第１のスイッチング素子として作用するトランジスタＱ
３と、第２のスイッチング素子として作用するトランジ
スタＱ４と、コンデンサＣ３と。
３と、第２のスイッチング素子として作用するトランジ
スタＱ４と、コンデンサＣ３と。
抵抗Ｒ３と、ダイオードＤ３およびＤ４と、整流回路１
２とを備えている。
２とを備えている。
次に本実施例の動作について詳細に説明する。
端子５５から図に示される極性で直流電圧Ｅ、が入力さ
れる。また端子５６が外部駆動のパルス電圧Ｖ３により
励振される。この励振によシ、スイノチング素子として
のトランジスタＱ３が導通状態となる場合には、電流１
３はトランスＴ２の一次巻線の内の巻線Ｔ２（Ａ４）お
よびトランジスタＱ３を通電して直流入力電源の負側に
流入する。
れる。また端子５６が外部駆動のパルス電圧Ｖ３により
励振される。この励振によシ、スイノチング素子として
のトランジスタＱ３が導通状態となる場合には、電流１
３はトランスＴ２の一次巻線の内の巻線Ｔ２（Ａ４）お
よびトランジスタＱ３を通電して直流入力電源の負側に
流入する。
この時点において、トランスＴ２の一次巻線の中の巻線
Ｔ２（Ａ２）に誘起される起電力により。
Ｔ２（Ａ２）に誘起される起電力により。
トランジスタＱ４のコレクタとエミッタ間に加わる電圧
■４は、前記直流電圧Ｅ１の大略２倍の電圧となる。前
記パルス電圧ｖ３が終止すると。
■４は、前記直流電圧Ｅ１の大略２倍の電圧となる。前
記パルス電圧ｖ３が終止すると。
トランジスタＱ６を流れる電流＋３は零となる。
しかし、トランスＴ２の一次巻線の励磁電流が零となる
迄の時間１巻線Ｔ２（Ａ４）およびＴ２（Ａ２）におけ
る誘起起電力により、トランジスタＱ３のコレクタとエ
ミッタとの間に加わる電圧Ｖ６は平から大略２Ｅ、の値
に上昇する。また、トランジスタＱ４のコレクタとエミ
ッタとの間に加わる電圧Ｖ４は２Ｅ、から零に低下する
。上記の状態が特定の時間継続した後、初期の状態、即
ち前記電圧ｖ６およびｖ４が電圧Ｅ、に等しい状態に復
帰する。
迄の時間１巻線Ｔ２（Ａ４）およびＴ２（Ａ２）におけ
る誘起起電力により、トランジスタＱ３のコレクタとエ
ミッタとの間に加わる電圧Ｖ６は平から大略２Ｅ、の値
に上昇する。また、トランジスタＱ４のコレクタとエミ
ッタとの間に加わる電圧Ｖ４は２Ｅ、から零に低下する
。上記の状態が特定の時間継続した後、初期の状態、即
ち前記電圧ｖ６およびｖ４が電圧Ｅ、に等しい状態に復
帰する。
次いで外部駆動のパルス電圧ｖ４により・端子５７が励
振されて、スイッチング素子としてのトランジスタＱ４
が導通状態になる場合には、トランジスタＱ４を流れる
電流１４はトランスＴ２の第２の一次巻線Ｔ２（Ａ２）
を経由して直流入力電源の負側に流入する。この時点に
おいて、トランスＴ２の一次巻胞Ｔ２（Ａ）に誘起され
る起電力により。
振されて、スイッチング素子としてのトランジスタＱ４
が導通状態になる場合には、トランジスタＱ４を流れる
電流１４はトランスＴ２の第２の一次巻線Ｔ２（Ａ２）
を経由して直流入力電源の負側に流入する。この時点に
おいて、トランスＴ２の一次巻胞Ｔ２（Ａ）に誘起され
る起電力により。
トランジスタＱ３のコレクタとエミッタとの間の電圧ｖ
５は、ＥＩから大略２Ｅ、の電圧に上昇し。
５は、ＥＩから大略２Ｅ、の電圧に上昇し。
トランジスタＱ４のコレクタとエミッタとの間の電圧ｖ
４は零となる。前記外部駆動のパルス電圧ｖ４が終止す
ると、トランジスタＱ４を流れる電流ｉ４は雫となる。
４は零となる。前記外部駆動のパルス電圧ｖ４が終止す
ると、トランジスタＱ４を流れる電流ｉ４は雫となる。
しかし、トランスＴ２の一次巻線を流れている励磁電流
が零となる迄の時間、第１の巻線Ｔ２（ＡＩ ）および
第２の巻線Ｔ２（Ａ２）における誘起起電力により、ト
ランジスタＱ４のコレクタとエミッタとの間の電圧Ｖ４
は零から大略２Ｅ、の値に上昇し、トランジスタＱ３の
コレクタとエミッタとの間の電圧ｖ３は２Ｅ。
が零となる迄の時間、第１の巻線Ｔ２（ＡＩ ）および
第２の巻線Ｔ２（Ａ２）における誘起起電力により、ト
ランジスタＱ４のコレクタとエミッタとの間の電圧Ｖ４
は零から大略２Ｅ、の値に上昇し、トランジスタＱ３の
コレクタとエミッタとの間の電圧ｖ３は２Ｅ。
から零に低下する。この状態は前述のように特定の時間
継続し、しかる後初期の状態、即ち。
継続し、しかる後初期の状態、即ち。
前記■３およびｖ４がＥ、に等しい状態に復帰する。
以下外部駆動のパルス電圧ｖ３およびｖ４により、それ
ぞれ端子５６および５７が周期的に励振されて、前述の
動作経過が繰返される。
ぞれ端子５６および５７が周期的に励振されて、前述の
動作経過が繰返される。
第４図は上記のような動作過程における外部駆動のパル
ス電圧Ｖ、およびｖ４．トランジスタＱ６およびＱ４を
流れる電流１３および１４．トランジスタＱ６およびＱ
４のコレクタとエミッタとの間の電圧ｖ３およびｖ４の
動作波形を示した図である。この波形図において、トラ
ンジスタＱ６のコレクタとエミッタとの間の電圧Ｖ３に
ついて見ると、電流＋３が終止する時点および電流１４
が始動する時点において、前記従来例の場合と同様に導
電雑音が発生する条件が介在する。
ス電圧Ｖ、およびｖ４．トランジスタＱ６およびＱ４を
流れる電流１３および１４．トランジスタＱ６およびＱ
４のコレクタとエミッタとの間の電圧ｖ３およびｖ４の
動作波形を示した図である。この波形図において、トラ
ンジスタＱ６のコレクタとエミッタとの間の電圧Ｖ３に
ついて見ると、電流＋３が終止する時点および電流１４
が始動する時点において、前記従来例の場合と同様に導
電雑音が発生する条件が介在する。
しかしながら、第３図に示される本発明の一実施例にお
いては、第１の一次巻線Ｔ２（ＡＩ）と。
いては、第１の一次巻線Ｔ２（ＡＩ）と。
トランジスタＱ３のコレクタの接続点と、第２の一次巻
ｒ！１１Ｔ２（Ａｔ）とトランジスタＱ４のエミッタと
の接続点との間に、所定容量のコンデンサＣ６と低抵抗
Ｒ３とから成る直列回路が接続されている。この直列回
路により、前記スイッチング動作時に発生する導電雑音
はほとんど吸収されてしまい、第４図に示されるように
スパイク状電圧は一切生じない。コンデンサＣ３に直列
に接続されている抵抗Ｒ６は、コンデ／すＣ３と。
ｒ！１１Ｔ２（Ａｔ）とトランジスタＱ４のエミッタと
の接続点との間に、所定容量のコンデンサＣ６と低抵抗
Ｒ３とから成る直列回路が接続されている。この直列回
路により、前記スイッチング動作時に発生する導電雑音
はほとんど吸収されてしまい、第４図に示されるように
スパイク状電圧は一切生じない。コンデンサＣ３に直列
に接続されている抵抗Ｒ６は、コンデ／すＣ３と。
前記第２と第２の一次巻線Ｔ２（ＡＩ）およびＴ２（Ａ
２）との間に存在する漏れインダクタンスと、前記直流
入力電源とで形成される直列共撮回路のダンパー用とし
て作用するが、コンデンサＣ６と抵抗Ｒ２とから成る前
記直列回路における電荷の移動は前記漏れインダクタン
スによるものだけであるので、前記抵抗Ｒ６の値は１回
路特性に合わせて、小さい値に設定出来、従ってこの部
分での損失は非常に小さい。
２）との間に存在する漏れインダクタンスと、前記直流
入力電源とで形成される直列共撮回路のダンパー用とし
て作用するが、コンデンサＣ６と抵抗Ｒ２とから成る前
記直列回路における電荷の移動は前記漏れインダクタン
スによるものだけであるので、前記抵抗Ｒ６の値は１回
路特性に合わせて、小さい値に設定出来、従ってこの部
分での損失は非常に小さい。
なお前述のように、−次側における外部、駆動パルス電
圧によるスイッチング動作により、トランスＴ２を介し
て２次側に交流電圧が発生し。
圧によるスイッチング動作により、トランスＴ２を介し
て２次側に交流電圧が発生し。
整流回路１２により所定の直流電圧Ｐ２が端子５８を介
して出力されることは従来例と同様である。
して出力されることは従来例と同様である。
本発明には、−次側におけるスイッチング動作を通じて
発生する供給電圧の２倍を越える導電雑音をほぼ吸収し
てスイッチング素子の電圧破壊を防止し、外部への伝導
及び輻射ノイズを低減するとともに、 ＤＣ−ＤＣコン
バータの動作周波数が高い場合の変換効率を向上できる
という効果がある。
発生する供給電圧の２倍を越える導電雑音をほぼ吸収し
てスイッチング素子の電圧破壊を防止し、外部への伝導
及び輻射ノイズを低減するとともに、 ＤＣ−ＤＣコン
バータの動作周波数が高い場合の変換効率を向上できる
という効果がある。
第１図は従来のプッシュプルＤＣ−ＤＣコンバータの構
成の一例を示す回路図、第２図は第１図の回路の各部の
波形図、第５図は本発明の一実施例の構成を示す回路図
、第４図は第３図の回路の各部の波形図である。 記号の説明；１１と１２は整流回路、５１〜５８は端子
、 Ｃ１〜Ｃ３はコンデンサ、 Ｄ１〜Ｄ４はダイオー
ド、 Ｑｌ〜Ｑ４はトランジスタ、 Ｒ１−Ｒ３は抵抗
、 Ｔｉ〜Ｔ２はトランス、 ＴＩ（Ａ＋）とＴＩ（Ａ
２）は二次巻線をそれぞれあられしている。
成の一例を示す回路図、第２図は第１図の回路の各部の
波形図、第５図は本発明の一実施例の構成を示す回路図
、第４図は第３図の回路の各部の波形図である。 記号の説明；１１と１２は整流回路、５１〜５８は端子
、 Ｃ１〜Ｃ３はコンデンサ、 Ｄ１〜Ｄ４はダイオー
ド、 Ｑｌ〜Ｑ４はトランジスタ、 Ｒ１−Ｒ３は抵抗
、 Ｔｉ〜Ｔ２はトランス、 ＴＩ（Ａ＋）とＴＩ（Ａ
２）は二次巻線をそれぞれあられしている。
Claims (1)
- １、直流入力電圧を外部駆動パルスで励振される第１お
よび第２のトランジスタ回路ならびにトランスを用いて
交流電圧に変え、この交流電圧を整流回路により直流電
圧に変えて出力する外部駆動型のプッシュプル型ＤＣ−
ＤＣコンバータにおいて、該ＤＣ−ＤＣコンバータの前
記直流入力電圧を受ける端子から前記交流電圧を発生す
るまでの回路構成が、一端を前記端子の負側端子および
正側端子にそれぞれ接続する前記第１および第２のトラ
ンジスタ回路と、正極側を前記正側端子に接続し、負極
側を前記第１のトランジスタ回路の他端の側に接続する
前記トランスの第１の一次巻線と、アノード側およびカ
ソード側を前記第１のトランジスタ回路の一端および他
端の側にそれぞれ接続する第１のダイオードと、抵抗と
コンデンサを直列に接続して成り、一端を前記第１のト
ランジスタ回路の他端の側に接続し、他端を前記第２の
トランジスタ回路の他端の側に接続するスパイク状電圧
吸収回路と、正極側を前記第１のトランジスタ回路の一
端の側に接続し、負極側を前記第２のトランジスタ回路
の他端の側に接続する前記トランスの第２の一次巻線と
、アノード側およびカソード側を前記第２のトランジス
タ回路の他端および一端の側にそれぞれ接続する第２の
ダイオードとを有することを特徴とするプッシュプル型
ＤＣ−ＤＣコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59193366A JPS6173578A (ja) | 1984-09-14 | 1984-09-14 | プツシユプル型ｄｃ−ｄｃコンバ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59193366A JPS6173578A (ja) | 1984-09-14 | 1984-09-14 | プツシユプル型ｄｃ−ｄｃコンバ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6173578A true JPS6173578A (ja) | 1986-04-15 |
Family
ID=16306712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59193366A Pending JPS6173578A (ja) | 1984-09-14 | 1984-09-14 | プツシユプル型ｄｃ−ｄｃコンバ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6173578A (ja) |
-
1984
- 1984-09-14 JP JP59193366A patent/JPS6173578A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4426115B2 (ja) | フローティングゲートを有する同期整流器のための一般的なセルフドライブ同期整流方式 | |
| JPH07302687A (ja) | ランプ動作用回路 | |
| JP3221185B2 (ja) | スイッチング電源装置 | |
| JPS6361873B2 (ja) | ||
| JPH01268451A (ja) | 半導体素子の過電圧抑制回路 | |
| JPS6361869B2 (ja) | ||
| JPS6154875A (ja) | プツシユプル型ｄｃ−ｄｃコンバ−タ | |
| JPS6169372A (ja) | シングルエンド型ｄｃ−ｄｃコンバ−タ | |
| JP2000184710A (ja) | トランス絶縁型ｄｃ−ｄｃコンバータ | |
| JPH10234180A (ja) | フライバック形ｄｃ−ｄｃコンバータ | |
| JPS6169371A (ja) | フライバツク型ｄｃ−ｄｃコンバ−タ | |
| JPS6142276A (ja) | フライバツク型ｄｃ−ｄｃコンバ−タ | |
| JP3456839B2 (ja) | スイッチング電源 | |
| KR940008908B1 (ko) | 주파수안정형 자려식 인버터회로 | |
| CN1123972C (zh) | 单端反激开关电源mos管低损耗电路 | |
| JPH04271275A (ja) | 整流器用スナバ回路 | |
| JP2000341945A (ja) | リンギングチョークコンバータ回路 | |
| JPS5836232Y2 (ja) | サ−ジ吸収回路 | |
| JP4350840B2 (ja) | リンギングチョークコンバータ | |
| JP2842916B2 (ja) | インバータ回路 | |
| JPH0116176Y2 (ja) | ||
| KR960000823Y1 (ko) | 트랜지스터 스피드업회로 | |
| SU1317622A1 (ru) | Полумостовой самовозбуждающийс транзисторный инвертор | |
| JPS58190283A (ja) | トランジスタインバ−タ駆動回路 | |
| JPH09320777A (ja) | 放電灯点灯装置 |