JPS6361873B2 - - Google Patents
Info
- Publication number
- JPS6361873B2 JPS6361873B2 JP13148282A JP13148282A JPS6361873B2 JP S6361873 B2 JPS6361873 B2 JP S6361873B2 JP 13148282 A JP13148282 A JP 13148282A JP 13148282 A JP13148282 A JP 13148282A JP S6361873 B2 JPS6361873 B2 JP S6361873B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- primary winding
- emitter
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004804 winding Methods 0.000 claims description 31
- 238000010586 diagram Methods 0.000 description 11
- 238000010521 absorption reaction Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 9
- 230000005284 excitation Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000000593 degrading effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
本発明はDC−DCコンバータに関し、特にスイ
ツチング動作にともなう導電雑音の吸収回路にお
ける損失を削減するDC−DCコンバータに関す
る。
ツチング動作にともなう導電雑音の吸収回路にお
ける損失を削減するDC−DCコンバータに関す
る。
従来のプツシユプル型DC−DCコンバータにお
いては、外部駆動型のものとしては通常第１図に
示される様式のDC−DCコンバータが用いられて
いる。図において端子５１からは図に示されるよ
うな極性で直流電圧が入力されており、端子５５
−１が外部駆動のパルス電圧v1により励振されて
スイツチング素子としてのトランジスタQ1が導
通状態になる場合には、電流i1はトランスT1の一
次巻線の内の巻線T1(A)およびトランジスタQ1を
通電して直流入力電源の負側に流入する。この時
点において、トランスT1の一次巻線の中の巻線
T1(B)に誘起される起電力により、トランジスタ
Q2のコレクタとエミツタの間に加わる電圧V2は、
直流入力電圧Eiの大略２倍の電圧となる。前記パ
ルス電圧v1が終止すると、トランジスタQ1を流
れる電流i1は零となるが、トランスT1の一次巻線
の励磁電流が零となる迄の時間、巻線T1(A)およ
びT1(B)における誘起起電力により、トランジス
タQ1のコレクタとエミツタの間に加わる電圧V1
は零から大略2Eiの値に上昇し、トランジスタQ2
のコレクタとエミツタの間に加わる電圧V2は2Ei
から零に低下する。この状態は、トランジスタ
Q1の通電時間を若干下廻る程度の特定の時間継
続し、しかる後初期の状態即ち前記V1およびV2
が直流入力電圧Eiに等しい状態に復帰する。次い
で外部駆動のパルス電圧v2により端子５５−２が
励振されて、スイツチング素子としてのトランジ
スタQ2が導通状態になる場合には、前述のトラ
ンジスタQ1が導通状態になる場合と同様に、電
流i2はトランスT1の一次巻線の内の巻線T1(B)お
よびトランジスタQ2を通電して直流入力電源の
負側に流入する。この時点において、トランス
T1の一次巻線の中の巻線T1(A)に誘起される起電
力により、トランジスタQ1のコレクタとエミツ
タの間の電圧V1は、Eiから大略2Eiの電圧に上昇
し、トランジスタQ2のコレクタとエミツタの間
の電圧V2は零となる。前記外部駆動のパルス電
圧v2が終止すると、トランジスタQ2を流れる電
流i2は零となるが、トランスT1の一次巻線の励磁
電流が零となる迄の時間、巻線T1(A)およびＴ(B)
における誘起起電力により、トランジスタQ2の
コレクタとエミツタの間の電圧V2は零から大略
2Eiの値に上昇し、トランジスタQ1のコレクタと
エミツタの間の電圧V1は2Eiから零に低下する。
この状態は前述のように特定の時間継続し、しか
る後初期の状態即ち前記V1およびV2がEiに等し
い状態に復帰する。以下外部駆動のパルス電圧v1
およびv2により、それぞれ端子５５−１および５
５−２が交互に励振されて、前述の動作経過が繰
返される。このような動作経過における外部駆動
のパルス電圧v1およびv2、トランジスタQ1およ
びQ2を流れる電流i1およびi2、トランジスタQ1お
よびQ2のコレクタとエミツタ間の電圧V1および
V2等の動作波形図を第３図に示す。第３図はト
ランジスタQ1およびQ2を流れる電流i1およびi2の
デユーテイ比が、共に50％以下の場合における波
形図であるが、外部駆動のパルス電圧v1およびv2
のデユーテイ比が50％に近接すると、V1および
V2の電圧波形は直流入力電圧Eiのレベルを中心
とする振幅Eiの矩形波状の電圧波形となる。
いては、外部駆動型のものとしては通常第１図に
示される様式のDC−DCコンバータが用いられて
いる。図において端子５１からは図に示されるよ
うな極性で直流電圧が入力されており、端子５５
−１が外部駆動のパルス電圧v1により励振されて
スイツチング素子としてのトランジスタQ1が導
通状態になる場合には、電流i1はトランスT1の一
次巻線の内の巻線T1(A)およびトランジスタQ1を
通電して直流入力電源の負側に流入する。この時
点において、トランスT1の一次巻線の中の巻線
T1(B)に誘起される起電力により、トランジスタ
Q2のコレクタとエミツタの間に加わる電圧V2は、
直流入力電圧Eiの大略２倍の電圧となる。前記パ
ルス電圧v1が終止すると、トランジスタQ1を流
れる電流i1は零となるが、トランスT1の一次巻線
の励磁電流が零となる迄の時間、巻線T1(A)およ
びT1(B)における誘起起電力により、トランジス
タQ1のコレクタとエミツタの間に加わる電圧V1
は零から大略2Eiの値に上昇し、トランジスタQ2
のコレクタとエミツタの間に加わる電圧V2は2Ei
から零に低下する。この状態は、トランジスタ
Q1の通電時間を若干下廻る程度の特定の時間継
続し、しかる後初期の状態即ち前記V1およびV2
が直流入力電圧Eiに等しい状態に復帰する。次い
で外部駆動のパルス電圧v2により端子５５−２が
励振されて、スイツチング素子としてのトランジ
スタQ2が導通状態になる場合には、前述のトラ
ンジスタQ1が導通状態になる場合と同様に、電
流i2はトランスT1の一次巻線の内の巻線T1(B)お
よびトランジスタQ2を通電して直流入力電源の
負側に流入する。この時点において、トランス
T1の一次巻線の中の巻線T1(A)に誘起される起電
力により、トランジスタQ1のコレクタとエミツ
タの間の電圧V1は、Eiから大略2Eiの電圧に上昇
し、トランジスタQ2のコレクタとエミツタの間
の電圧V2は零となる。前記外部駆動のパルス電
圧v2が終止すると、トランジスタQ2を流れる電
流i2は零となるが、トランスT1の一次巻線の励磁
電流が零となる迄の時間、巻線T1(A)およびＴ(B)
における誘起起電力により、トランジスタQ2の
コレクタとエミツタの間の電圧V2は零から大略
2Eiの値に上昇し、トランジスタQ1のコレクタと
エミツタの間の電圧V1は2Eiから零に低下する。
この状態は前述のように特定の時間継続し、しか
る後初期の状態即ち前記V1およびV2がEiに等し
い状態に復帰する。以下外部駆動のパルス電圧v1
およびv2により、それぞれ端子５５−１および５
５−２が交互に励振されて、前述の動作経過が繰
返される。このような動作経過における外部駆動
のパルス電圧v1およびv2、トランジスタQ1およ
びQ2を流れる電流i1およびi2、トランジスタQ1お
よびQ2のコレクタとエミツタ間の電圧V1および
V2等の動作波形図を第３図に示す。第３図はト
ランジスタQ1およびQ2を流れる電流i1およびi2の
デユーテイ比が、共に50％以下の場合における波
形図であるが、外部駆動のパルス電圧v1およびv2
のデユーテイ比が50％に近接すると、V1および
V2の電圧波形は直流入力電圧Eiのレベルを中心
とする振幅Eiの矩形波状の電圧波形となる。
第３図の波形図において、トランジスタQ1の
コレクタとエミツタ間の電圧V1について見ると、
i1が終止する時点およびi2が始動する時点におい
て、V1に電圧2Eiをオーバーするスパイク状電圧
を生じる。このスパイク状電圧は、トランスT1
の一次巻線のT1(A)とT1(B)の漏れインダクタンス
により、スイツチング時に生じる導電雑音による
もので、この導電雑音のレベルは電圧Eiに比して
極めて大きなレベルとなり、スイツチング素子と
してのトランジスタQ1を電圧破壊する恐れがあ
る。この防止策として前記導電雑音の吸収回路と
して、通常第１図に示されるように抵抗R1とコ
ンデンサC1の直列素子をトランジスタQ1に並列
に接続する。第３図ｄのV1の波形図に示される
前記スパイク状電圧は、前記吸収回路を用いて前
記導電雑音を抑制した結果において生じている残
留電圧である。この導電雑音の吸収回路を形成す
る抵抗R1とコンデンサC1には、スイツチング動
作時相当のパルス電流が流入し抵抗R1において
熱損失を生じる。DC−DCコンバータの電力容量
が大きい場合には、この吸収回路における損失の
比重は増大し、DC−DCコンバータの効率を著し
く劣化させる。このことは、トランジスタQ2の
動作に関しても同様で、抵抗R2およびコンデン
サC2により形成される吸収回路において同様の
熱損失を生じる。なおトランジスタQ1およびQ2
によるスイツチング動作により、トランスT1を
介して交流電圧を発生し、整流回路１により端子
５２を介して直流出力電圧を出力することは良く
知られているとおりである。
コレクタとエミツタ間の電圧V1について見ると、
i1が終止する時点およびi2が始動する時点におい
て、V1に電圧2Eiをオーバーするスパイク状電圧
を生じる。このスパイク状電圧は、トランスT1
の一次巻線のT1(A)とT1(B)の漏れインダクタンス
により、スイツチング時に生じる導電雑音による
もので、この導電雑音のレベルは電圧Eiに比して
極めて大きなレベルとなり、スイツチング素子と
してのトランジスタQ1を電圧破壊する恐れがあ
る。この防止策として前記導電雑音の吸収回路と
して、通常第１図に示されるように抵抗R1とコ
ンデンサC1の直列素子をトランジスタQ1に並列
に接続する。第３図ｄのV1の波形図に示される
前記スパイク状電圧は、前記吸収回路を用いて前
記導電雑音を抑制した結果において生じている残
留電圧である。この導電雑音の吸収回路を形成す
る抵抗R1とコンデンサC1には、スイツチング動
作時相当のパルス電流が流入し抵抗R1において
熱損失を生じる。DC−DCコンバータの電力容量
が大きい場合には、この吸収回路における損失の
比重は増大し、DC−DCコンバータの効率を著し
く劣化させる。このことは、トランジスタQ2の
動作に関しても同様で、抵抗R2およびコンデン
サC2により形成される吸収回路において同様の
熱損失を生じる。なおトランジスタQ1およびQ2
によるスイツチング動作により、トランスT1を
介して交流電圧を発生し、整流回路１により端子
５２を介して直流出力電圧を出力することは良く
知られているとおりである。
即ち従来のプツシユプル型DC−DCコンバータ
においては、スイツチング動作時に発生する導電
雑音によるスイツチング素子の電圧破壊防止用と
して、抵抗とコンデンサとを含む吸収回路を用い
ているため、吸収回路における損失が増大し、
DC−DCコンバータの効率を劣化させるという欠
点がある。
においては、スイツチング動作時に発生する導電
雑音によるスイツチング素子の電圧破壊防止用と
して、抵抗とコンデンサとを含む吸収回路を用い
ているため、吸収回路における損失が増大し、
DC−DCコンバータの効率を劣化させるという欠
点がある。
本発明の目的は上記の欠点を除去し抵抗素子を
基本的に含まない導電雑音吸収機能を付与して、
スイツチング素子の電圧破壊を防止し効率の良い
DC−DCコンバータを提供することにある。
基本的に含まない導電雑音吸収機能を付与して、
スイツチング素子の電圧破壊を防止し効率の良い
DC−DCコンバータを提供することにある。
本発明のコンバータは、大電力容量のプツシユ
プル型DC−DCコンバータにおいて、直流入力電
圧の正側に一方の端子を接続し他方の端子に第１
のスイツチング素子を接続した第１の一次巻線
と、直流入力電圧の負側に一方の端子を接続し、
他方の端子に第２のスイツチング素子を接続した
第２の一次巻線とを有するトランスと、前記第１
および第２の一次巻線と前記第１および第２のス
イツチング素子との二つの接続点の間に接続した
所定容量のコンデンサとを備えている。
プル型DC−DCコンバータにおいて、直流入力電
圧の正側に一方の端子を接続し他方の端子に第１
のスイツチング素子を接続した第１の一次巻線
と、直流入力電圧の負側に一方の端子を接続し、
他方の端子に第２のスイツチング素子を接続した
第２の一次巻線とを有するトランスと、前記第１
および第２の一次巻線と前記第１および第２のス
イツチング素子との二つの接続点の間に接続した
所定容量のコンデンサとを備えている。
次に本発明について図面を参照して詳細に説明
する。
する。
第２図は本発明の一実施例を示すブロツク図で
ある。図に示されるように、本実施例は第１の一
次巻線T2(A)、第２の一次巻線T2(B)を含むトラン
スT2と、第１のスイツチング素子として作用す
るトランジスタQ3と、第２のスイツチング素子
として作用するトランジスタQ4と、コンデンサ
C3と、ダイオードD3およびD4と、整流回路２と
を備えている。
ある。図に示されるように、本実施例は第１の一
次巻線T2(A)、第２の一次巻線T2(B)を含むトラン
スT2と、第１のスイツチング素子として作用す
るトランジスタQ3と、第２のスイツチング素子
として作用するトランジスタQ4と、コンデンサ
C3と、ダイオードD3およびD4と、整流回路２と
を備えている。
次に本実施例の動作について説明する。端子５
３から図に示される極性で直流電圧Eiが入力され
ており、端子５６−１が外部駆動のパルス電圧v3
により励振されてスイツチング素子としてのトラ
ンジスタQ3が導通状態になる場合には、電流i3は
トランスT2の一次巻線の内の巻線T2(A)およびト
ランジスタQ3を通電して直流入力電源の負側に
流入する。この時点において、トランスT2の一
次巻線の中の巻線T2(B)に誘起される起電力によ
り、トランジスタQ4のコレクタとエミツタ間に
加わる電圧V4は、前記Eiの大略２倍の電圧とな
る。前記パルス電圧v3が終止すると、トランジス
タQ3を流れる電流i3は零となるが、トランスT2
の一次巻線の励磁電流が零となる迄の時間、巻線
T2(A)およびT2(B)における誘起起電力により、ト
ランジスタQ3のコレクタとエミツタ間に加わる
電圧V3は零から大略2Eiの値に上昇し、トランジ
スタQ4のコレクタとエミツタ間に加わる電圧V4
は2Eiから零に低下する。この状態が特定の時間
継続した後、初期の状態即ち前記V1およびV2が
Eiに等しい状態に復帰する。次いで外部駆動のパ
ルス電圧v4により端子５６−２が励振されて、ス
イツチング素子としてのトランジスタQ4が導通
状態になる場合には、トランジスタQ4を流れる
電流i4はトランスT2の一次巻線T2(B)を経由して
直流入力電源の負側に流入する。この時点におい
て、トランスT2の一次巻線T2(A)に誘起される起
電力により、トランジスタQ3のコレクタとエミ
ツタ間の電圧V3は、Eiから大略2Eiの電圧に上昇
し、トランジスタQ4のコレクタとエミツタ間の
電圧は零となる。前記外部駆動のパルス電圧V4
が終止すると、トランジスタQ4を流れる電流i4は
零となるが、トランスT2の一次巻線を流れてい
る励磁電流が零となる迄の時間、巻線T2(A)およ
びT2(B)における誘起起電力により、トランジス
タQ4のコレクタとエミツタ間の電圧V4は零から
大略2Eiの値に上昇し、トランジスタQ3のコレク
タとエミツタ間の電圧V3は2Eiから零に低下す
る。この状態は前述のように特定の時間継続し、
しかる後初期の状態即ち前記V3およびV4がEiに
等しい状態に復帰する。以下外部駆動のパルス電
圧v3およびv4により、それぞれ端子５６−１およ
び５６−２が交互に励振されて、前述の動作経過
が繰返される。このような動作経過における外部
駆動のパルス電圧v3およびv4、トランジスタQ3
およびQ4を流れる電流i3およびi4、トランジスタ
Q3およびQ4のコレクタとエミツタ間の電圧V3お
よびV4の動作波形図を第４図に示す。この波形
図において、トランジスタQ3のコレクタとエミ
ツタ間の電圧V3について見ると、電流i3が終止す
る時点および電流i4が始動する時点において、前
記従来例の場合と同様に導電雑音が発生する条件
が介在する。しかしながら第４図に示される本発
明の実施例においては、一次巻線T2(A)とトラン
ジスタQ3のコレクタの接続点と、一次巻線T2(B)
とトランジスタQ4のエミツタとの接続点の間に
所定容量のコンデンサC3が接続されており、こ
のコンデンサC3により前記スイツチング動作時
に発生する導電雑音はすべて吸収されてしまい、
第４図に示されるようにスパイク状電圧は一切生
じない。しかもコンデンサC3からなる吸収回路
には抵抗素子が含まれていないため、前記従来例
のDC−DCコンバータに見られるような抵抗損失
は全く存在しない。このことは、トランジスタ
Q4において、電流i4が終止する時点および電流i3
が始動する時点において、V4が零から2Eiに上昇
する場合についても同様である。なお前述のよう
に一次側における外部駆動パルス電圧によるスイ
ツチング動作により、トランスT2を介して２次
側に交流電圧が発生し、整流回路２により所定の
直流電圧が端子５４を介して出力されることは従
来例と同様である。
３から図に示される極性で直流電圧Eiが入力され
ており、端子５６−１が外部駆動のパルス電圧v3
により励振されてスイツチング素子としてのトラ
ンジスタQ3が導通状態になる場合には、電流i3は
トランスT2の一次巻線の内の巻線T2(A)およびト
ランジスタQ3を通電して直流入力電源の負側に
流入する。この時点において、トランスT2の一
次巻線の中の巻線T2(B)に誘起される起電力によ
り、トランジスタQ4のコレクタとエミツタ間に
加わる電圧V4は、前記Eiの大略２倍の電圧とな
る。前記パルス電圧v3が終止すると、トランジス
タQ3を流れる電流i3は零となるが、トランスT2
の一次巻線の励磁電流が零となる迄の時間、巻線
T2(A)およびT2(B)における誘起起電力により、ト
ランジスタQ3のコレクタとエミツタ間に加わる
電圧V3は零から大略2Eiの値に上昇し、トランジ
スタQ4のコレクタとエミツタ間に加わる電圧V4
は2Eiから零に低下する。この状態が特定の時間
継続した後、初期の状態即ち前記V1およびV2が
Eiに等しい状態に復帰する。次いで外部駆動のパ
ルス電圧v4により端子５６−２が励振されて、ス
イツチング素子としてのトランジスタQ4が導通
状態になる場合には、トランジスタQ4を流れる
電流i4はトランスT2の一次巻線T2(B)を経由して
直流入力電源の負側に流入する。この時点におい
て、トランスT2の一次巻線T2(A)に誘起される起
電力により、トランジスタQ3のコレクタとエミ
ツタ間の電圧V3は、Eiから大略2Eiの電圧に上昇
し、トランジスタQ4のコレクタとエミツタ間の
電圧は零となる。前記外部駆動のパルス電圧V4
が終止すると、トランジスタQ4を流れる電流i4は
零となるが、トランスT2の一次巻線を流れてい
る励磁電流が零となる迄の時間、巻線T2(A)およ
びT2(B)における誘起起電力により、トランジス
タQ4のコレクタとエミツタ間の電圧V4は零から
大略2Eiの値に上昇し、トランジスタQ3のコレク
タとエミツタ間の電圧V3は2Eiから零に低下す
る。この状態は前述のように特定の時間継続し、
しかる後初期の状態即ち前記V3およびV4がEiに
等しい状態に復帰する。以下外部駆動のパルス電
圧v3およびv4により、それぞれ端子５６−１およ
び５６−２が交互に励振されて、前述の動作経過
が繰返される。このような動作経過における外部
駆動のパルス電圧v3およびv4、トランジスタQ3
およびQ4を流れる電流i3およびi4、トランジスタ
Q3およびQ4のコレクタとエミツタ間の電圧V3お
よびV4の動作波形図を第４図に示す。この波形
図において、トランジスタQ3のコレクタとエミ
ツタ間の電圧V3について見ると、電流i3が終止す
る時点および電流i4が始動する時点において、前
記従来例の場合と同様に導電雑音が発生する条件
が介在する。しかしながら第４図に示される本発
明の実施例においては、一次巻線T2(A)とトラン
ジスタQ3のコレクタの接続点と、一次巻線T2(B)
とトランジスタQ4のエミツタとの接続点の間に
所定容量のコンデンサC3が接続されており、こ
のコンデンサC3により前記スイツチング動作時
に発生する導電雑音はすべて吸収されてしまい、
第４図に示されるようにスパイク状電圧は一切生
じない。しかもコンデンサC3からなる吸収回路
には抵抗素子が含まれていないため、前記従来例
のDC−DCコンバータに見られるような抵抗損失
は全く存在しない。このことは、トランジスタ
Q4において、電流i4が終止する時点および電流i3
が始動する時点において、V4が零から2Eiに上昇
する場合についても同様である。なお前述のよう
に一次側における外部駆動パルス電圧によるスイ
ツチング動作により、トランスT2を介して２次
側に交流電圧が発生し、整流回路２により所定の
直流電圧が端子５４を介して出力されることは従
来例と同様である。
以上詳細に説明したように、本発明は一次側に
おけるスイツチング動作を通じて発生する供給直
流電圧の２倍を越える導電雑音を、抵抗端子を用
いることなく完全に吸収してスイツチング素子の
電圧破壊を防止するとともに、前記導電雑音吸収
回路における損失を全く除去して変換効率を向上
できるという効果がある。
おけるスイツチング動作を通じて発生する供給直
流電圧の２倍を越える導電雑音を、抵抗端子を用
いることなく完全に吸収してスイツチング素子の
電圧破壊を防止するとともに、前記導電雑音吸収
回路における損失を全く除去して変換効率を向上
できるという効果がある。
第１図は従来例のプツシユプル型DC−DCコン
バータのブロツク図、第２図は本発明の一実施例
のブロツク図、第３図および第４図はそれぞれ従
来例および本発明の一実施例の動作説明用波形図
である。図において、 １，２……整流回路、５１〜５４，５５−１〜
２，５６−１〜２……端子。
バータのブロツク図、第２図は本発明の一実施例
のブロツク図、第３図および第４図はそれぞれ従
来例および本発明の一実施例の動作説明用波形図
である。図において、 １，２……整流回路、５１〜５４，５５−１〜
２，５６−１〜２……端子。
Claims (1)
- 【特許請求の範囲】 １ 大電力容量のプツシユプル型DC−DCコンバ
ータにおいて、第１および第２の一次巻線と第２
の二次巻線とを有するトランスと、 前記二次巻線と並列に接続された整流手段と、 前記第１の一次巻線の一端に接続された一端を
有する第１のスイツチング手段と、 前記第２の一次巻線の一端に接続された一端を
有する第２のスイツチング手段と、 前記第１のスイツチング手段の一端と前記第２
のスイツチング手段の一端との間に接続されたコ
ンデンサと、 前記第１の一次巻線の他端および前記第２のス
イツチング手段の他端に接続された第１の直流電
圧供給端子と前記第２の一次巻線の他端および前
記第１のスイツチング手段の他端に接続された第
２の直流電圧供給端子とを有する直流電圧供給手
段とから構成したことを特徴とするDC−DCコン
バータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13148282A JPS5921279A (ja) | 1982-07-28 | 1982-07-28 | Ｄｃ−ｄｃコンバ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13148282A JPS5921279A (ja) | 1982-07-28 | 1982-07-28 | Ｄｃ−ｄｃコンバ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5921279A JPS5921279A (ja) | 1984-02-03 |
| JPS6361873B2 true JPS6361873B2 (ja) | 1988-11-30 |
Family
ID=15059005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13148282A Granted JPS5921279A (ja) | 1982-07-28 | 1982-07-28 | Ｄｃ−ｄｃコンバ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5921279A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6220791U (ja) * | 1985-07-22 | 1987-02-07 | ||
| JPH0671679B2 (ja) * | 1989-12-21 | 1994-09-14 | 日本国土開発株式会社 | 鉄筋の溶接継手用バッキング部材 |
| JPH0686884U (ja) * | 1993-06-01 | 1994-12-20 | 株式会社ダイア | Ｃｂ工法用溶接治具 |
-
1982
- 1982-07-28 JP JP13148282A patent/JPS5921279A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5921279A (ja) | 1984-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6084792A (en) | Power converter with circuits for providing gate driving | |
| US5933342A (en) | Rectifier with alternative path for freewheeling current | |
| JPS6361873B2 (ja) | ||
| JP3055121B2 (ja) | チョッパ型ｄｃ−ｄｃコンバータ | |
| JPH08308219A (ja) | チョッパ型ｄｃ−ｄｃコンバータ | |
| US3863131A (en) | Chopper transistor driver and feedback circuit for regulated dc to dc power converters using separate input and output grounds | |
| JPS6361869B2 (ja) | ||
| JP3539852B2 (ja) | スイッチング電源 | |
| JPS6259551B2 (ja) | ||
| JPS6173578A (ja) | プツシユプル型ｄｃ−ｄｃコンバ−タ | |
| JP2000184710A (ja) | トランス絶縁型ｄｃ−ｄｃコンバータ | |
| JPS61244264A (ja) | 多出力直流電圧変換回路 | |
| JP3402362B2 (ja) | チョッパ型ｄｃ−ｄｃコンバータ | |
| JPS6169371A (ja) | フライバツク型ｄｃ−ｄｃコンバ−タ | |
| JPS61147777A (ja) | スイツチング電源回路 | |
| JPS6154875A (ja) | プツシユプル型ｄｃ−ｄｃコンバ−タ | |
| JP3456839B2 (ja) | スイッチング電源 | |
| JP3275856B2 (ja) | 電力変換装置 | |
| JPS6142276A (ja) | フライバツク型ｄｃ−ｄｃコンバ−タ | |
| JPS5836230Y2 (ja) | 直流↓−直流変換器のサ−ジ電圧抑制回路 | |
| JPS5836232Y2 (ja) | サ−ジ吸収回路 | |
| KR940008908B1 (ko) | 주파수안정형 자려식 인버터회로 | |
| JP3522125B2 (ja) | トランス絶縁型ｄｃ−ｄｃコンバータ | |
| JPS6169372A (ja) | シングルエンド型ｄｃ−ｄｃコンバ−タ | |
| JPH0231911Y2 (ja) |