JPS618965A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS618965A JPS618965A JP59129529A JP12952984A JPS618965A JP S618965 A JPS618965 A JP S618965A JP 59129529 A JP59129529 A JP 59129529A JP 12952984 A JP12952984 A JP 12952984A JP S618965 A JPS618965 A JP S618965A
- Authority
- JP
- Japan
- Prior art keywords
- trimming
- circuit
- circuit elements
- pellet
- circuit element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
- H01C17/24—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上皇且里分！
本発明は半導体装置の製造方法に関し、詳しくは半導体
集積回路装置（ＩＣ）等の半導体ペレットに形成された
回路素子の電気的特性を微弱整するトリミング方法に関
するものである。
集積回路装置（ＩＣ）等の半導体ペレットに形成された
回路素子の電気的特性を微弱整するトリミング方法に関
するものである。
従未恵肢血
一般にＩＣ等の半導体装置の製造において半導体ペレッ
ト（以下単にペレットと称す）に形成される回路素子、
例えば抵抗素子やコンデンサの数は非常に多く、そのた
め上記回路素子を同一工程で製造しているにもかかわら
ず、１つのペレット内の各回路素子について電気的特性
にバラツキが発生し易い、そこで半導体装置としての特
性に影響を与える回路素子については予め回路素子の電
気的特性を測定しながらトリミングして、該電気的特性
を所定の範囲内に設定して規格化している。
ト（以下単にペレットと称す）に形成される回路素子、
例えば抵抗素子やコンデンサの数は非常に多く、そのた
め上記回路素子を同一工程で製造しているにもかかわら
ず、１つのペレット内の各回路素子について電気的特性
にバラツキが発生し易い、そこで半導体装置としての特
性に影響を与える回路素子については予め回路素子の電
気的特性を測定しながらトリミングして、該電気的特性
を所定の範囲内に設定して規格化している。
従来、前記ペレットに形成された回路素子、例えば抵抗
素子のトリミング方法の具体例を第３図乃至第６図を参
照しながら説明する。第３図に於いて、（１）はペレッ
トで、ペレット本体（２）上にＡＪ等の金属を蒸着法や
スパッタ法等で被着形成した導電パターン（図示せず）
で接続された抵抗素子（３）やコンデンサ（３゛）や図
示しないがトランジスタ等の多数の回路素子を含む。（
４）（４）・・−・は上記抵抗素子（３）等の各回路素
子の要部を外部に引出すためにペレット本体く２）上に
形成した電極パッドである。上記抵抗素子（３）は、例
えば第４図及び第５図に示すように第１の回路素子であ
る主抵抗体（３ａ）に、１個以上の第２の回路素子であ
るトリミング用抵抗体（３ｂ） （３ｂ）−を並列接
続している。この主抵抗体（３ａ）の抵抗値は抵抗素子
（３）の目標抵抗値より若干大きく設定され、これにト
リミング用抵抗体（３ｂ） （３ｂ）・−・・を並列
接続することにより抵抗素子（３）の始めの抵抗値は目
標抵抗値より小さく設定されている。
素子のトリミング方法の具体例を第３図乃至第６図を参
照しながら説明する。第３図に於いて、（１）はペレッ
トで、ペレット本体（２）上にＡＪ等の金属を蒸着法や
スパッタ法等で被着形成した導電パターン（図示せず）
で接続された抵抗素子（３）やコンデンサ（３゛）や図
示しないがトランジスタ等の多数の回路素子を含む。（
４）（４）・・−・は上記抵抗素子（３）等の各回路素
子の要部を外部に引出すためにペレット本体く２）上に
形成した電極パッドである。上記抵抗素子（３）は、例
えば第４図及び第５図に示すように第１の回路素子であ
る主抵抗体（３ａ）に、１個以上の第２の回路素子であ
るトリミング用抵抗体（３ｂ） （３ｂ）−を並列接
続している。この主抵抗体（３ａ）の抵抗値は抵抗素子
（３）の目標抵抗値より若干大きく設定され、これにト
リミング用抵抗体（３ｂ） （３ｂ）・−・・を並列
接続することにより抵抗素子（３）の始めの抵抗値は目
標抵抗値より小さく設定されている。
半導体装置の製造において、前記ペレット本体（２）上
に抵抗素子（３）やコンデンサ（３°）等の回路素子及
び電極バッド（４）（４）−を形成した後、このベレッ
ト（１）の抵抗素子（３）をトリミングするに際しては
、第６図に示すように所定の電極パッド（４）に測子（
図示せず）を当接させることにより抵抗素子（３）の全
抵抗値を測定しながら、各トリミング用抵抗体（３ｂ）
（３ｂＬ−の一部ヘレーザ光（５）を−照射して順
次焼き切り、全抵抗値を段階的に増加させて目標抵抗値
に近付けることにより上記抵抗素子（３）の電気的特性
を所定の範囲内に設定している。
に抵抗素子（３）やコンデンサ（３°）等の回路素子及
び電極バッド（４）（４）−を形成した後、このベレッ
ト（１）の抵抗素子（３）をトリミングするに際しては
、第６図に示すように所定の電極パッド（４）に測子（
図示せず）を当接させることにより抵抗素子（３）の全
抵抗値を測定しながら、各トリミング用抵抗体（３ｂ）
（３ｂＬ−の一部ヘレーザ光（５）を−照射して順
次焼き切り、全抵抗値を段階的に増加させて目標抵抗値
に近付けることにより上記抵抗素子（３）の電気的特性
を所定の範囲内に設定している。
上述したようにして各回路素子のトリミングを完了した
ベレット（１）は放熱板等にマウントされ、所定の工程
を経て半導体装置として製品化される。
ベレット（１）は放熱板等にマウントされ、所定の工程
を経て半導体装置として製品化される。
尚、第７図は他の回路素子の一例としてコンデンサ（３
”）を示し、このコンデンサ（３゛）の原理的構成は所
定の面積を有する第１の回路素子である下部電極（３ａ
’ ）と、該下部電極（３ａ’ ）に離隔して対向配置
した第２の回路素子である多数の上部電極（３ｂ”）
（３ｂ’ ） −とからなり、上部電極（３ｂ’ ）
（３ｂ″）−は連結部（３ｃ’ ）（３ｃ’ ）−
・・にて接続され、上下電極（３ａ’ ）（３ｂ’ ）
を前記電極パッド（４）により外部に引出している。こ
のコンデンサ（３゛）のトリミングは上記抵抗素子（３
）の場合と同様に、該コンデンサ（３°）の全容量を測
定しながら、各上部電極（３ｂ’ ） （３ｂ’ ）
−゛を連結する連結部 ２（３ｃ’
） （３ｃ“）−ヘレーザ光を照射して焼き切るこ
とにより上下電極（３ａ’ ） （３ｂ’ ）の対向
面積を変更して目標容量に近付けるようにしている。
”）を示し、このコンデンサ（３゛）の原理的構成は所
定の面積を有する第１の回路素子である下部電極（３ａ
’ ）と、該下部電極（３ａ’ ）に離隔して対向配置
した第２の回路素子である多数の上部電極（３ｂ”）
（３ｂ’ ） −とからなり、上部電極（３ｂ’ ）
（３ｂ″）−は連結部（３ｃ’ ）（３ｃ’ ）−
・・にて接続され、上下電極（３ａ’ ）（３ｂ’ ）
を前記電極パッド（４）により外部に引出している。こ
のコンデンサ（３゛）のトリミングは上記抵抗素子（３
）の場合と同様に、該コンデンサ（３°）の全容量を測
定しながら、各上部電極（３ｂ’ ） （３ｂ’ ）
−゛を連結する連結部 ２（３ｃ’
） （３ｃ“）−ヘレーザ光を照射して焼き切るこ
とにより上下電極（３ａ’ ） （３ｂ’ ）の対向
面積を変更して目標容量に近付けるようにしている。
９４Ｊ＜°シよ′と る
従来、抵抗素子（３）等の回路素子のトリミングはレー
ザ光（５）により行われているため、第６図に示すよう
にトリミング用抵抗体（３ｂ）（３ｂ） −をレーザ光
（５）で焼き切るに際して、溶融した金属（６）（６）
−が周辺に飛散し、その周辺に形成された他の回路素子
、例えばコンデンサ（３゛）に付着することにより耐圧
低下が生じる場合があった。また極端な場合短絡等が発
生して信頼性が大幅に低下するという問題点があった。
ザ光（５）により行われているため、第６図に示すよう
にトリミング用抵抗体（３ｂ）（３ｂ） −をレーザ光
（５）で焼き切るに際して、溶融した金属（６）（６）
−が周辺に飛散し、その周辺に形成された他の回路素子
、例えばコンデンサ（３゛）に付着することにより耐圧
低下が生じる場合があった。また極端な場合短絡等が発
生して信頼性が大幅に低下するという問題点があった。
そこでこの問題点を解決する手段として、上記回路素子
のトリミング前にペレット（１）の全面或いは所望部分
に、第６図実線矢印で示すように電極バッド（４）（４
）−−一一一に対応する部分を窓明けした状態でレジス
ト膜（７）を被着形成する。この状態で上述したように
トリミングを行うことにより飛散する溶融金属（６）（
６）・−・・が他の回路素子に付着することを防止して
いる。そしてこのトリミング完了後上記レジスト膜（７
）を除去する。ところがレジスト膜（７）の形成及び除
去がトリミング前後にて必要となるため作業が煩雑とな
って作業性が大幅に低下するという問題点があった。
のトリミング前にペレット（１）の全面或いは所望部分
に、第６図実線矢印で示すように電極バッド（４）（４
）−−一一一に対応する部分を窓明けした状態でレジス
ト膜（７）を被着形成する。この状態で上述したように
トリミングを行うことにより飛散する溶融金属（６）（
６）・−・・が他の回路素子に付着することを防止して
いる。そしてこのトリミング完了後上記レジスト膜（７
）を除去する。ところがレジスト膜（７）の形成及び除
去がトリミング前後にて必要となるため作業が煩雑とな
って作業性が大幅に低下するという問題点があった。
朋ｎａｉ鯉迭−’ｌ−友屹夏王段
本発明は上記問題点に鑑み提案されたもので、その技術
的手段は第１の回路素子と、該第１の回路素子に予め並
列接続された１以上の第２の回路素子とを含む半導体ベ
レットの、上記第２の回路素子をダイサーで機械的に切
断することにより上記第１の回路素子の電気的特性を所
定の範囲内に設定するようにしたことを特徴とする。
的手段は第１の回路素子と、該第１の回路素子に予め並
列接続された１以上の第２の回路素子とを含む半導体ベ
レットの、上記第２の回路素子をダイサーで機械的に切
断することにより上記第１の回路素子の電気的特性を所
定の範囲内に設定するようにしたことを特徴とする。
皇施透
本発明に係る半導体装置の製造方法を第３図及び第４図
に示すベレット（１）に適用し、第１図及び第２Ｍを参
照して説明する。図において第３図及び第４図と同一符
号は同一物を示しその説明は省略する。本発明の特徴は
上記回路素子のトリミングにダイサーを使用することに
ある。
に示すベレット（１）に適用し、第１図及び第２Ｍを参
照して説明する。図において第３図及び第４図と同一符
号は同一物を示しその説明は省略する。本発明の特徴は
上記回路素子のトリミングにダイサーを使用することに
ある。
即ち、半導体装置の製造において、従来要領にてペレッ
ト本体（２）上に抵抗素子（３）等の回路素子及び電極
パッド（４）（４）−−−−−が形成されたペレット（
１）の抵抗素子（３）をトリミングするに際しては、第
１図及び第２図に示すように所定の電極パッド（４）に
測子（図示せず）を当接させることにより抵抗素子（３
）の全抵抗値を測定しながら、パターン認識により抵抗
素子（３）の所定位置にダイサー（８）を配置すると共
に該ダイサー（８）′を回転させて上記抵抗素子（３）
のトリミング用抵抗体（３ｂ） （３ｂ）−・・の一
部を順次切断する。これによって抵抗素子（３）の全抵
抗値を段階的に増加させて目標抵抗値に近付けることに
より上記抵抗素子（３）の電気的特性を所定の範囲内に
設定する。このダイサー（８）によるトリミング時には
切断による摩擦熱等が発生するため、適宜の手段にて上
記ダイサー（８）を水が冷却するが、この冷却水を利用
してトリミング時に切断箇所から周辺に飛散する切り屑
（９）を洗浄除去する。この冷却水による切り屑（９）
の洗浄により抵抗素子（３）の周辺に位置する他の回路
素子に切り屑（９）が付着することはない。以下上述の
ようにして各回路素子についてダイサー（８］によるト
リミングを行い、その後従来要領にてトリミングを完了
したペレット（１）を放熱板等にマウントし、所定の工
程を経て半導体装置として製品化する。
ト本体（２）上に抵抗素子（３）等の回路素子及び電極
パッド（４）（４）−−−−−が形成されたペレット（
１）の抵抗素子（３）をトリミングするに際しては、第
１図及び第２図に示すように所定の電極パッド（４）に
測子（図示せず）を当接させることにより抵抗素子（３
）の全抵抗値を測定しながら、パターン認識により抵抗
素子（３）の所定位置にダイサー（８）を配置すると共
に該ダイサー（８）′を回転させて上記抵抗素子（３）
のトリミング用抵抗体（３ｂ） （３ｂ）−・・の一
部を順次切断する。これによって抵抗素子（３）の全抵
抗値を段階的に増加させて目標抵抗値に近付けることに
より上記抵抗素子（３）の電気的特性を所定の範囲内に
設定する。このダイサー（８）によるトリミング時には
切断による摩擦熱等が発生するため、適宜の手段にて上
記ダイサー（８）を水が冷却するが、この冷却水を利用
してトリミング時に切断箇所から周辺に飛散する切り屑
（９）を洗浄除去する。この冷却水による切り屑（９）
の洗浄により抵抗素子（３）の周辺に位置する他の回路
素子に切り屑（９）が付着することはない。以下上述の
ようにして各回路素子についてダイサー（８］によるト
リミングを行い、その後従来要領にてトリミングを完了
したペレット（１）を放熱板等にマウントし、所定の工
程を経て半導体装置として製品化する。
尚、上記実施例では抵抗素子（３）のトリミングについ
て説明したが、他の回路素子、例えば第７図に示すコン
デンサ（３°）についても同様に上部電極（３ｂ’ ）
（３ｂ°）−間の連結部（３ｃ’ ） （３ｃ’
）−をダイサー（８）で切断することによりコンデン
サ（３”）の全容量を段階的に増加させて目標容量に近
付け、コンデンサ（３”）の電気的特性を所定の範囲内
に設定する。 −＋１ また本発明はＩＣ以外の他の半導体装置に適用すること
ができることは勿論である。
て説明したが、他の回路素子、例えば第７図に示すコン
デンサ（３°）についても同様に上部電極（３ｂ’ ）
（３ｂ°）−間の連結部（３ｃ’ ） （３ｃ’
）−をダイサー（８）で切断することによりコンデン
サ（３”）の全容量を段階的に増加させて目標容量に近
付け、コンデンサ（３”）の電気的特性を所定の範囲内
に設定する。 −＋１ また本発明はＩＣ以外の他の半導体装置に適用すること
ができることは勿論である。
光貝皇力１
本発明によれば、半導体装置の製造における回路素子の
トリミングにダイサーを使用することにより、トリミン
グ時に回路素子の切断箇所から周辺に切り屑が飛散する
が、水等による洗浄で容易に除去することができ、従来
のレーザ光使用の場合と異なり他の回路素子に切り屑が
付着することがない。その結果耐圧低下を招く虞が全く
なく信頼性も大幅に向上する。また従来のようにレジス
ト膜等の保護手段を回路素子に施す必要もないので作業
に手間がかからず作業性も非常に向上する。
トリミングにダイサーを使用することにより、トリミン
グ時に回路素子の切断箇所から周辺に切り屑が飛散する
が、水等による洗浄で容易に除去することができ、従来
のレーザ光使用の場合と異なり他の回路素子に切り屑が
付着することがない。その結果耐圧低下を招く虞が全く
なく信頼性も大幅に向上する。また従来のようにレジス
ト膜等の保護手段を回路素子に施す必要もないので作業
に手間がかからず作業性も非常に向上する。
【図面の簡単な説明】
第１図は本発明に係る半導体装置の製造方法におけるト
リミング方法の一実施例を説明するための側断面図、第
２図は第１図のＡ−Ａ線に沿う断面図である。第３図は
半導体ペレットの一例を示す平面図、′第４図は半導体
ペレットに形成された回路素子である抵抗素子の一例を
示す平面図、第５閏は抵抗素子の回路構成図、第６図は
従来の製造方法におけるトリミング方法の具体例を説明
するための第３図のＢ−Ｂ線に沿う断面図、第７図は他
の回路素子であるコンデンサの一例を示す平面図である
。 （１，”） −半導体ペレット〔ペレット〕、（３）−
回路素子、（３ａ） −第１の回路素子〔主抵抗体〕、
（３ｂ） −第２の回路素子〔トリミング用抵抗体〕、
（８） −ダイサー。 ；゛ニー：″〜゛−１ ）η怖゛ミ性゛
リミング方法の一実施例を説明するための側断面図、第
２図は第１図のＡ−Ａ線に沿う断面図である。第３図は
半導体ペレットの一例を示す平面図、′第４図は半導体
ペレットに形成された回路素子である抵抗素子の一例を
示す平面図、第５閏は抵抗素子の回路構成図、第６図は
従来の製造方法におけるトリミング方法の具体例を説明
するための第３図のＢ−Ｂ線に沿う断面図、第７図は他
の回路素子であるコンデンサの一例を示す平面図である
。 （１，”） −半導体ペレット〔ペレット〕、（３）−
回路素子、（３ａ） −第１の回路素子〔主抵抗体〕、
（３ｂ） −第２の回路素子〔トリミング用抵抗体〕、
（８） −ダイサー。 ；゛ニー：″〜゛−１ ）η怖゛ミ性゛
Claims (1)
- （１）第１の回路素子と、該第１の回路素子に予め並列
接続された１以上の第２の回路素子とを含む半導体ペレ
ットの、上記第２の回路素子をダイサーで切断すること
により上記第１の回路素子の電気的特性を所定の範囲内
に設定するようにしたことを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59129529A JPS618965A (ja) | 1984-06-22 | 1984-06-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59129529A JPS618965A (ja) | 1984-06-22 | 1984-06-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS618965A true JPS618965A (ja) | 1986-01-16 |
Family
ID=15011764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59129529A Pending JPS618965A (ja) | 1984-06-22 | 1984-06-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS618965A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6398104A (ja) * | 1986-10-15 | 1988-04-28 | 横河電機株式会社 | 抵抗のトリミング方法 |
| JPS6461046A (en) * | 1987-09-01 | 1989-03-08 | Nec Corp | Semiconductor device |
| EP0272106A3 (en) * | 1986-12-17 | 1990-10-10 | Texas Instruments Incorporated | Constant phase gain control circuit |
-
1984
- 1984-06-22 JP JP59129529A patent/JPS618965A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6398104A (ja) * | 1986-10-15 | 1988-04-28 | 横河電機株式会社 | 抵抗のトリミング方法 |
| EP0272106A3 (en) * | 1986-12-17 | 1990-10-10 | Texas Instruments Incorporated | Constant phase gain control circuit |
| JPS6461046A (en) * | 1987-09-01 | 1989-03-08 | Nec Corp | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4581628A (en) | Circuit programming by use of an electrically conductive light shield | |
| US7089652B2 (en) | Method of manufacturing flip chip resistor | |
| JPH0234462B2 (ja) | ||
| EP0486418A2 (en) | Thin film resistor and method for producing same | |
| JPH01184942A (ja) | トリミング素子とその電気短絡方法 | |
| SU546240A1 (ru) | Микросхема | |
| JPS618965A (ja) | 半導体装置の製造方法 | |
| KR100386644B1 (ko) | 1칩형복합전자부품및그의제조방법 | |
| JP2000349130A (ja) | 半導体集積回路基板とその製造方法およびその特性チェック方法 | |
| JPS61148859A (ja) | 混成集積回路装置およびその製造方法 | |
| JPH01295444A (ja) | 半導体装置の製造方法 | |
| JPS5950105B2 (ja) | 半導体装置 | |
| JPH02265207A (ja) | チップ抵抗器 | |
| JPS63293970A (ja) | 半導体装置及びそれに使用する電極の形成方法 | |
| JPH04242939A (ja) | 半導体装置の実装構造およびその製造方法 | |
| JPS5814503A (ja) | チツプ抵抗器 | |
| KR820000313B1 (ko) | 박막회로(薄膜回路)의 리이드선 등의 접속방법 | |
| JPH02189947A (ja) | 半導体装置の製造方法 | |
| JPH0223654A (ja) | 半導体装置 | |
| JPS6340396A (ja) | 厚膜集積回路の製造方法 | |
| JPH05251564A (ja) | 半導体装置の製造方法 | |
| SU1506481A1 (ru) | Способ изготовлени элемента пам ти дл ППЗУ | |
| JP2004119460A (ja) | 半導体装置 | |
| JPH025538Y2 (ja) | ||
| JPH0376190A (ja) | 薄膜回路基板 |