JPS62103802A - 磁気抵抗効果型磁気ヘツドの電源供給回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 け）産業上の利用分野 本発明は磁気抵抗効果型磁気ヘッド（以下ＭＲヘッドと
称する）の侶す増幅器として演算増幅器による反転増幅
回路を用いた場合の電源供給回路に関する。

（ロ）従来の技術 ＭＦＬヘッドのａ杜増％Ｉ器としては、従来帛２図に示
すように演算増嘱器金便用した反転増幅回路が用いられ
ている。（例えはＡＥＳ東京コンファレンス　’８５予
桶果Ｐ１７０参照］即ち、足％訛源（１）エリ磁気抵抗
素子（２）に検出電流全びＬし、抵抗変化を電圧に変換
した後演算増幅器（３）の反転入力端子に入力し、出力
端子より電圧増幅された信号出力を得るようになってい
る。尚。

結合コンデンサ（４）は磁気抵抗素子（２）の父流変化
がｔ収り出すもので、（５）は演算増幅器（３）の啼還
抵抗器である。

ところで、演算増幅器には１反転入力端子と非反転入力
鴻子との間に一対の保護ダイオードを逆並列に接続した
タイプのものがある。

従りτＣのタイプの演算増幅器’ｉｉ、Ｍｌヘッドの信
号増幅器として使用した場合、帛３図に示すように構成
されることとなる。

（ハ）発明が解決しようとする問題点 即ち、斯る第６凶においてＭＲヘッドの磁気抵抗素子（
２Ｊはコネクタ（６ハ７１ｔ″介して演算増幅器に対し
て接続されるが、該コネクタ（６バ７ンよりＭＲヘッド
を収り外した場合１ｇ４図（Ａ）に示すように保護ダイ
オード（８バ９）のうち定電流源（１）に対して順万回
のダイオード（８）とコンデンサ（４）の直列回路が＃
４成され、定電流源（１）によりその駆動電圧＋Ｖまで
光電される。この状態でＭＲヘッドの磁気抵抗素子（２
功ぶ後続されｆｃ場合、第４図（Ｂ）にボ丁エラに保護
ダイオード（９）とコンデンサ（４）の直列回路に工り
磁気抵抗素子（２）に故紙ｇｌＪｒＬｔが流れる。

この放−′電流のピーク値は、＝ＶＩＲヘッドの磁気抵
抗素子の値２にとすると、ｉ＝Ｖ／、となり、通常■は
電源１圧にほぼ等しく＋１２Ｖ程度、磁気抵抗素子の抵
抗１旺Ｒは１００Ω前板であるため、１００ｍＡ以上の
ピーク′４流値となる。−万、磁気抵抗素子の検出電流
の許容値は、高々１（Ｉｍａ程度であるため、前記過大
Ｉｔ流によって破壊又は磁気特注の劣化（極端な超酸低
下）が匙るｕＦ５ｔｒａｃ：過大電流は、Ｊ１！！１幅
器側電源を切った億にコネクタを取り外す場合にｒｃ発
生しないが、コネクタの僧触不艮によりて等両市に発生
する動片があり、従りてＭＲヘッドのよりに検出電流を
心安とする増１−回路では問題である。

そこで、第５図にボ丁ように、抵抗器ｕｌＬｉ列ＶＣ神
入する方法が考えられるが、この場合には増幅率が低下
するため、その分帰還砥抗器の坦τ大きくしな（すれは
ならず、演算増幅器のバイアス・１流による出力端での
直流オフセット電圧、更に偏号赤インピーダンスの増大
による熱雑音の発生が問題となる。

に）問題点を解決するための手段 本発明は上Ｂｄの間ｍ点に鑑み、磁気抵抗素子及び該磁
気抵抗素子にバイアス磁界を与えるバイアス巷＆ｋＪ４
偏した磁気抵抗効果型磁気ヘッドの信号増幅器として演
算増１＠器を用いたものにおいて、前記磁気抵抗素子に
検出４流を供給するｔめ外部ｔｔｉＪ御町症な′電源回
路と、前記検出電流を検出する第１の′電流検出器と、
前記バイアス巻線のバイアス越流を検出する第２の゛電
流検出器と、該栗２の電流検出器の出力ｒ受け、所定時
間遅延して単発パルス信′Ｐｊｔ兄生する遅延パルス発
生器と。

該遅店パルス発生器の出力と前記第１の電流検出器の出
力により制ｆ第１僅号全出力する電源制御イぎす発生器
と、前６ピ′亀詠回路の′電源出力を接地するスイッチ
ング手段とより４成され、前記竜源制御信す発生器のｔ
ｂＭＪ御信号により前記′屯源回路及びスイッチング手
段’ｋ　ｉｌｊ御する工うに構成し几ことｔ特徴とする
磁気抵抗効果型磁気ヘッドのｔ源供給回路を提供するも
のである。

（ホ）作　用 本発明の回路構成により、ＭＲヘッドが演算増幅器から
切り離された場合第１の電流検出器に工り検知され、電
源回路がオフ状態になると共にその出力がグランドレベ
ル、即ち０Ｖｖｃなる。次に再びＭａｔヘッドが演算増
幅器に接続された場合には１２の電流検出器により検知
され、一定の時間遅延の俊４源回路がオン状態になる。

従フて前記ＭＲヘッドと演算増幅器との結合コンデンサ
が過λ電圧に光電されることがな（、Ｍルヘッドの磁気
抵抗素子に過大厄流が流れることがないものである。

（へ）実施例 以下第１図（Ａ）に示す本発明回路の実施例について説
明する。

第１図（Ａ）において、第６図と同一部品には同一の附
すを付している。ｌｉυはＭｌ＜ヘッドの磁気抵抗素子
（２）に検出電流金波すための抵抗器であり。

該抵抗器ｔＩＩＪは′ＮＬｒ１．回路α力の出力端子ａ
Ｊに接続されている。該電源回路ｕ２１は定′畦圧源で
あり、入力端チェエリ供給される１圧ｔ−ＭＲ検出′亀
電流適した電圧値に変換している〇 一万ＩｌｉＩｇｅｔ源回路ｕ２１は以下の電流検出創作
によりてオン又はオフ状態に制御されるように構成され
ている。まず、コネクタ（６）（７１にＭｌ＜ヘッドの
磁気抵抗素子（２）が接続されている場合、抵抗器συ
を介して磁気抵抗素子（２）に所定の検出ｔＲ，が流れ
ており、この電流は第１の電流検出器α９により検知さ
れているが、コネクタ（６バ７）エリＭＲヘッドの磁気
抵抗素子（２Ｊが収り外された場合には、検出電流が略
零となり、この状態が１１ｔｒ記第１の電流検出６ｔ１
５１により検知され、この検出出力を受Ｃすて電源制御
信す発生器αｅが′電源オフのｉ号を出力する。

このオフ侶すは制御端子＋１η工り電源回路ｕ４に入力
され、出力端子ｕ３への１源供給がオフ状態となる。

同時に前記＃Ｌ源制御僅号発生器μＱの′電源オフ侶す
を受Ｃすて、出力端子ｔ１３に接続され九接旭スイッチ
賭が閉じグランドレベルに短絡される。

尚、前記僧地スイッチ賭は、′也諒出力端子Ｕ滑とグラ
ンド間にデカップリングコンデンサが接続すれている場
合、その′１荷を強制的に放電させるために設けたもの
である。

久にＭＲヘッドの磁気抵抗素子（２）がコネクタ（６）
（７）に対し再び接続された場合を説明する〇前述の寛
綜回路σ４ｔオフさぜる信号系に自己保持動作となるた
め％″ｔＩＬ源回路住シ勿再びオン状態にするためにＭ
Ｒヘッドへバイアス磁界金与えるバイアス巻線のｔ流恢
出奮行なう。

即ち、ＭＲヘッドのバイアス巻線ｕ１は’ｔ第１！ｊ回
路ｔｔａの入力端子１第１エリ抵抗器■を介してコネク
ターυエリバイアス電流が供給されるものであるから、
コネクタ阻１１２３ｖｃＭＲヘッドのバイアス巻線１を
接続することによりバイアス巻＃（１１にバイアス電流
が流れる。このバイアス電流全第２０゛亀流恢出器のに
より検知し、この検知信号によりー足の時間遅延した単
発パルス信号を発生する）！！延パルス発生器１２１−
ト’Ｊガし、この遅延パルス信号を電源側御（！Ｊ１ｇ
発生器側に入力する。

し友がって、この遅延パルス信号を受けた電源制御信号
発生器ｕｅは′４源オンの伯すを一力する〇このオン１
１！号は制御端子（１７７工リ゛覗源回路ｕ４に入力さ
れ′ｉｌＬ諒回路ｕ３がオフ状態となり、同時に接地ス
イッチｕ８１が開放となってＭＲヘッドの磁気抵抗菓子
（２）に検出１流が供給されることとなるものである。

尚、上述において電源回路１１りｔオン前作させるのに
遅延特性に％たぜているのは１通なＭＫヘッドは複数ト
ラック【仔するマルチトラック構成の場合が多く、この
ＭＲヘッド？多数ピンのコネクタで接続する場せ各トラ
ックが同時に各増幅回路に接続され黒いので、このため
前述のように結合コンデンサへの過大′−比圧光１が発
生しないよう。

全トラックが接続され終りｆｃ＜ｆｚ　ｉＱＩ　Ｉｔヘ
ッドの磁気抵抗素子に検出−流が供給されるようにする
ためである。

久に第１図（Ｂ）に示す本発明の具体化例ｔ％第６図に
示す動作タイムチャートとともに説明する。

即ち、第１図（Ｂ）において、　ｉＷｕｇ、回路は、抵
抗器−（２）、定電圧ダイオード遡及びトランジスタ（
至）により構成され、該トランジスター口のエミッタが
出力端チェに、又ベースが右ＩＪｆＸ４Ｊ端子ｕ７ｊと
なっている。

又、前述の電源制御信号発生器に、抵抗器ｖ’Ｊｓトラ
ンジスタ１及び６υにより）４成され、該トランジスタ
団のコレクタにはダイオード劫及び關を介して出力端子
ｕ３１及びｒＩｉｌＩｆｊｌｔｌ端子住７ｊが接続され
ており、該トランジスタｄｊは＠述の接地スイッチ（１
線の億龍を兼ねている。

又、４Ｓ１の′電流検出器は、コンパレータＩｖｃ工り
４！１４成され１反転入力に基準電圧（Ｖｒｅｆ）七与
え、前記抵抗器ＩＺ５１　Ｋよる電圧降下を非反転入力
で検知するように構成されてする。

更に、第２の４流検出器は、コンパレータ四により構成
され、ＭＲヘッドのバイアス巻Ｎｕｌ！１に直列に接続
された抵抗器を方の框圧罎下と非反転入力としている。

１２４＋は前述の遅延パルス発生器であり、例えば皐女
定マルチバイブレータ２１面の直列回路によって実現可
能である。

第６図において、（帽Ｉｎ（Ｃ３（山（ｅ）はそれぞれ
第１図（Ｂ）に示した各点の（ｇケ波形を表わしている
。

ＭＲヘッド？増幅回路系から収り外すＣとによりてコネ
クタ（６バ７）αＤＩ２’ａがオープンとなる之め、（
ａ）点における電流が零となる。従ってコンパレータ圓
の出力（ｂ）点が扁レベルになりトランジスタ山がオン
状態となる。該トランジスタ山のエミッタはグランドに
接続されている次め、ダイオード（３３及びＱ全弁して
出力端チェ及び制御端子αηが接地され、その結果（Ｃ
）点の′延圧は略零Ｖとなる。従りてＭ曾コンデンサ（
４）には延圧が印加されない。

仄ＶｃＭＲヘッドが増幅回路系に接続されると、コネク
タ（６バ７）に磁気抵抗素子（２）が、又コネクタシＤ
ｔ２３にはバイアス巻ａ０が結合されるが、′電源回路
はオフ状態に自己保持されている。

−万、ＭＦＣヘッドのバイアス巷！（１１に対してはバ
イアス′＃ｔＬｔＴｔ、が直ちに流れ、抵抗６（至）の
端子電圧に基づきコンパレータ苗の出力（ｄ）点は高レ
ベルとなる。Ｃの高レベル１ぎすを受Ｃすて遅延パルス
発生器（２４Ｉの出力（ｅｌ）点に（Ｔ）だけの時間遅
延ｔもりた高レベルの単発パルスが発生し、この単発パ
ルスによってトランジスタＵυ勿時間（Ｔ）だけオン状
態にするＯ 該トランジスタＩ：３１１のオンによりトランジスター
がオフ状態となり、その結果電源回路はオフ自己保持が
解かれ、出力端子ｕａｌエリＭＲヘッドの磁気抵抗素子
（２）に抵抗器ｕ化ｊじて検出電流が供給されることと
なる。

（ト）発明の効果 以上のように本発明に依れば、Ｍにヘッドの信’ｆｆ増
幅用に演算増幅器を用い友場せ、この演算増１１ｔａ器
の入力保護ダイ万一ドを介した結曾コンデンサの放電電
流の間匙ｔ１オフセット嵐圧、雑音等増幅特性を劣化さ
ぜることなく屏決することが出来るものである。

促ってＭ　ｌ＜ヘッド等のように検出′ｒＩＬ流全必要
とし、そのため結合コンデンサが増幅器との間に接続さ
れ、且つ低ノイズ特注が要求される反転増幅回路の電源
供給回路として有益なものである。

【図面の簡単な説明】

弔１凶（Ａ）は本だｌＬＯ回路の夷鬼例、第１図（Ｂ）
は本ｆ明回路の具不化−Ａ画例、第２凶は従来のＭにヘ
ッドの増Ｉ嶋回路、第３図にＭＫヘッドの壇ｌ鴫回路に
大力保護用のダイオードを接続した演ＪＩ４．増幅器を
用い友場・片の回路例、４４図（Ａ）ＣＢ）μ人力保護
用ダイオードにより磁気抵抗素子に過大電流が流ｎるこ
と全睨明する等価回路、第５図は過大４流を防止するた
め通常使用される回ｗ！！倒、第６凶（ユ、ｐＪｔ図（
Ｂ）に３ける動作を説明するタイムチャートである。 （２）・・・磁気抵抗素子、（３）・・・演算壇１陥器
、（４）・・・結合コンデンサ、　（８）ｔ９Ｊ・・・
ダイオード、Ｕ々・・・鑞源回路、（１５１・・・第１
の畦流恢出器、ｔｉｅ・・・′シ諒市り偽信号発生器。 Ｕ・・°スイッチフグ手ｆｆｌ、ｕｌ・・・バイアスｉ
ｓ、ａ・・・第２の（流検出器、１２第１・・・遅延パ
ルス発生器。

Claims (2)

【特許請求の範囲】
1. （１）磁気抵抗素子及び該磁気抵抗素子にバイアス磁界
   を与えるバイアス巻線を具備した磁気抵抗効果型磁気ヘ
   ッドの信号増幅器として演算増幅器を用いたものにおい
   て、前記磁気抵抗素子に検出電流を供給するため外部制
   御可能な電源回路と、前記検出電流を検出する第１の電
   流検出器と、前記バイアス巻線のバイアス電流を検出す
   る第２の電流検出器と、該第２の電流検出器の出力を受
   け所定時間遅延して単発パルス信号を発生する遅延パル
   ス発生器と、該遅延パルス発生器の出力と前記第１の電
   流検出器の出力により制御信号を出力する電源制御信号
   発生器と、前記電源回路の電源出力を接地するスイッチ
   ング手段とより構成され、前記電源制御信号発生器の制
   御信号により前記電源回路及びスイッチング手段を制御
   するように構成したことを特徴とする磁気抵抗効果型磁
   気ヘッドの電源供給回路。
2. （２）前記電源制御信号発生器は、前記第１の電流検出
   器の出力信号により前記電源回路をオフ状態にし、且つ
   前記第２の電流検出器の出力信号により電源回路をオン
   状態に制御することを特徴とする特許請求の範囲第１項
   記載の磁気抵抗効果型磁気ヘッドの電源供給回路。