JPS6211279A - 電界効果トランジスタ - Google Patents

電界効果トランジスタ

Info

Publication number
JPS6211279A
JPS6211279A JP60151072A JP15107285A JPS6211279A JP S6211279 A JPS6211279 A JP S6211279A JP 60151072 A JP60151072 A JP 60151072A JP 15107285 A JP15107285 A JP 15107285A JP S6211279 A JPS6211279 A JP S6211279A
Authority
JP
Japan
Prior art keywords
layer
doped
superlattice
fet
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60151072A
Other languages
English (en)
Inventor
Yoshiro Oishi
芳郎 大石
Masahiro Hagio
萩尾 正博
Masaru Kazumura
数村 勝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP60151072A priority Critical patent/JPS6211279A/ja
Publication of JPS6211279A publication Critical patent/JPS6211279A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/40FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、動作速度の速いデジタルICやGH2帯の低
雑音増幅器などに用いることのできる電界効果トランジ
スタに関するものである。
従来の技術 近年、電界効果トランジスタは、ヘテロ構造作成技術の
進歩によって、新しい段階を迎えている。
特にG a A sとA立GaAsとは、熱膨張係数お
よび格子定数の差が小さいため、良好なヘテロ接合を実
現できる。このへテロ接合を利用した電界効果トランジ
スタは、高速動作を実現できるため注目されている。
このような従来のへテロ構造の電界効果トランジスタに
ついて、第3図を用いて説明する。第3図は従来のへテ
ロ接合型の電界効果トランジスタの断面図で、1は半絶
縁性G a A s基板、2はその上に成長された高純
度アンドープG a A s層、3はN型AJL x 
G ax −X A s層(X″;0.3)、 4 a
はソース電極、4bはゲート電極、4cはドレイン電極
である。
N型A蛎亀a、−2AsJ13から放出された電子は、
高純度アンドープG a A s層2とN型AuxGa
1−2As層3との界面の高純度アンドープG a A
 8層2側にたまる。高純度アンドープG a A s
層2は高純度で不純物が少ないため、この電子は、不純
物と衝突する度合が小さく、移動度は大きい。
発明が解決しようとする問題点 しかしながら、上記従来の構成では、N型AlxGax
AsABO39Jの混晶比Xが0.2〜0.6のときド
ナー準位が深くなり、ドナーの電子は伝導帯に上がらず
、電子密度は高くならないという現象がある(DXセン
ター)ため、電子密度を高くしようと、ドナーを多量に
ドープしても、電子密度は高くできず、予想されたほど
高速動作ができないという欠点を有していた。
本発明は上記従来の問題点を解消するもので、電子濃度
を高くして、低雑音で高速動作を実現できる電界効果ト
ランジスタを提供することを目的とする。
問題点を解決するための手段 上記問題点を解決するため、本発明の電界効果トランジ
スタは、半絶縁性G a A s基板と、この半絶縁性
G a A s基板上に形成され゛たGaAs層と、こ
のG a A s層上に形成された不純物をドープして
いないAAGaAs層と不純物をドープしたAuxGa
z −X A s層(X≦0.2)との超格子層とを備
えた構成としたものである。
作用 上記構成によれば、ドナーはAMの混晶比Xが0.2以
下のA M)(Ga1−xAs層にのみ存在することに
なる。そのため、ドナー準位が深くなって電子が伝導帯
に励起されなくなるという現象は起こらず、電子濃度を
増すことができる。
実施例 以下、本発明の一実施例を第1図〜第2図に基づいて説
明する。
第1図は本発明の一実施例における電界効果トランジス
タの断面図で、11は半絶縁性G a A s基板、1
2は高純度アンドープG a A s層、13はアンド
ープAM。4Ga0.、As層とN型Au、、、Ga、
、、As層との超格子層、14aはソース電極、14b
はゲート電極。
14cはドレイン電極であり、超格子層13以外は第3
図に示した従来の電界効果トランジスタと同様の構成で
ある。前記超格子層13は、第2図に詳細に示すように
、各層約5原子厚の、アンドープAno、4Gaa、s
As層15とアンドープAn。2Gao、。
Ass層6とN型Auo、zGao、++As層17と
の繰り返しによる超格子構造となっている。
ヘテロ接合型電界効果トランジスタにおいて、N型AA
GaAs層は電子供給源の役割をしているので、高濃度
に電子を供給できるほど、素子の特性は良くなる。本実
施例では、電子供給源であるドナーをドープした層17
のAMの混晶比Xは0.2以下、層15は超格子の実効
的な混晶比を上げるためにX≠0.4とし、この層15
には不純物をドーピングしない構造とした。x =0.
2のアンドープ層16は、バッファ層で、ドナーが層1
5の影響を受けないようにするための層である。
このような構成では、N型Au。2GaI、、11As
層17にドープしたドナーの電子のほぼすべてが放出さ
れ、伝導帯に励起されるため、超格子層13全体として
見ると、10”cm’程度の電子濃度が得られることに
なる。
発明の効果 以上述べたごとく本発明によれば、ヘテロ接合型電界効
果トランジスタの電子供給源であるAMG a A s
層を超格子構造にしたので、従来よりも約1桁高い電子
濃度を実現できるため、高速デジタルICやGH2帯の
低雑音増幅器用などとして良好な特性を得ることができ
る。
【図面の簡単な説明】
第1図は本発明の一実施例における電界効果トランジス
タの断面図、第2図は同電界効果トランジスタにおける
超格子層の拡大断面図、第3図は従来のへテロ接合型電
界効果トランジスタの断面図である。 11・・・半絶縁性G a A s基板、12・・・高
純度アンドープGaAs層、13・・・超格子層、15
・・・アンドープAio4Gao、6As層、17−N
型Ano20ao、sAs層代理人   森  本  
義  弘 第1図 第2図 第3図 rl−横り性6raAsTa&。 /2−114−ヘアンr−舟シAs層 13・−超朱与屓

Claims (1)

    【特許請求の範囲】
  1. 1、半絶縁性GaAs基板と、この半絶縁性GaAs基
    板上に形成されたGaAs層と、このGaAs層上に形
    成された不純物をドープしていないAl_xGa_1_
    −_xAs層と不純物をドープしたAl_xGa_1_
    −_xAs層(但し、不純物をドープしたAl_xGa
    _1_−_xAs層のxは0.2以下とする)との超格
    子層とを備えた電界効果トランジスタ。
JP60151072A 1985-07-08 1985-07-08 電界効果トランジスタ Pending JPS6211279A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60151072A JPS6211279A (ja) 1985-07-08 1985-07-08 電界効果トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60151072A JPS6211279A (ja) 1985-07-08 1985-07-08 電界効果トランジスタ

Publications (1)

Publication Number Publication Date
JPS6211279A true JPS6211279A (ja) 1987-01-20

Family

ID=15510691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60151072A Pending JPS6211279A (ja) 1985-07-08 1985-07-08 電界効果トランジスタ

Country Status (1)

Country Link
JP (1) JPS6211279A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6100542A (en) * 1996-11-19 2000-08-08 Denso Corporation InP-based HEMT with superlattice carrier supply layer
CN105390541A (zh) * 2015-10-30 2016-03-09 江苏能华微电子科技发展有限公司 Hemt外延结构及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5963769A (ja) * 1982-10-05 1984-04-11 Agency Of Ind Science & Technol 高速半導体素子
JPS6028273A (ja) * 1983-07-26 1985-02-13 Nec Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5963769A (ja) * 1982-10-05 1984-04-11 Agency Of Ind Science & Technol 高速半導体素子
JPS6028273A (ja) * 1983-07-26 1985-02-13 Nec Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6100542A (en) * 1996-11-19 2000-08-08 Denso Corporation InP-based HEMT with superlattice carrier supply layer
CN105390541A (zh) * 2015-10-30 2016-03-09 江苏能华微电子科技发展有限公司 Hemt外延结构及其制备方法

Similar Documents

Publication Publication Date Title
JP2804041B2 (ja) 電界効果型トランジスタ
JPH0810751B2 (ja) 半導体装置
JPS6211279A (ja) 電界効果トランジスタ
JPS63288061A (ja) 半導体負性抵抗素子
JPH0312769B2 (ja)
JP3447438B2 (ja) 電界効果トランジスタ
JPS63278277A (ja) 化合物半導体装置
JPS63161678A (ja) 電界効果トランジスタ
JP2921835B2 (ja) ヘテロ接合型電界効果トランジスタ
JP3054216B2 (ja) 半導体装置
JPH01128473A (ja) 電界効果型トランジスタ
JP3000489B2 (ja) 応力補償型シュード・モルフィック高電子移動度トランジスタ
JPH084140B2 (ja) 電界効果トランジスタ
JP2730511B2 (ja) ヘテロ接合電界効果トランジスタ
JP2621854B2 (ja) 高移動度トランジスタ
JPS6196769A (ja) 電界効果トランジスタ
JP2687664B2 (ja) 電界効果トランジスタ
JPS6197966A (ja) 半導体装置
JPH0666334B2 (ja) 電界効果トランジスタ
JPH04298050A (ja) 歪付キャリア供給層を有するヘテロ構造素子
JPS61161773A (ja) 電界効果トランジスタ
JPS6317563A (ja) 半導体装置
JPH02205326A (ja) 半導体装置
JPH04101436A (ja) 電界効果トランジスタ
JP2786208B2 (ja) 半導体装置