JPS62119952A - 集積回路装置 - Google Patents

集積回路装置

Info

Publication number
JPS62119952A
JPS62119952A JP60259972A JP25997285A JPS62119952A JP S62119952 A JPS62119952 A JP S62119952A JP 60259972 A JP60259972 A JP 60259972A JP 25997285 A JP25997285 A JP 25997285A JP S62119952 A JPS62119952 A JP S62119952A
Authority
JP
Japan
Prior art keywords
integrated circuit
lead frame
circuit device
resin
island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60259972A
Other languages
English (en)
Inventor
Hitoshi Mitani
三谷　仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60259972A priority Critical patent/JPS62119952A/ja
Publication of JPS62119952A publication Critical patent/JPS62119952A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/22—Configurations of stacked chips the stacked chips being on both top and bottom sides of a package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/291—Configurations of stacked chips characterised by containers, encapsulations, or other housings for the stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/297—Configurations of stacked chips characterised by the through-semiconductor vias [TSVs] in the stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は複数の集積回路素子を１つのパッケージ内に収
納した集積回路装置に関する。
〔従来の技術〕
第４図（ａｌは、一つのリードフレームに複数の集積回
路素子を載置し結線した樹脂封止前の従来の集積回路装
置の平面図、同図（ｂ）は同図（ａ）図のＡ−Ａ断面図
である。これらの図において、リードフレームのアイラ
ンド１４に集積回路素子１１．１２をマクントし、ボン
ディングワイヤ７で、リード１７と集積回路素子１１．
１２とを電気的に接続したものでめる。
〔発明が解決しようとする問題点〕
上述した従来の集積回路装置は、複数の集積回路素子を
同一パッケージ内に収納する場合、占有面積が増大する
欠点がある。例えば、ある四−機能を有する２個の集積
回路素子を第４図の禄に平面的に配置し、各々の素子の
選択は、各々に選択信号を加えて各集積回路素子を使用
する場合や、異なる機能の重子′ｔ″複畝個央裟し、１
個の集積回路装置として利用する場合など、素子の占有
面積やパッケージの容積等が限定されていれば、それら
の収納は非常に困難となる欠点がある。
〔問題点を解決するための手段〕
本発明の集積回路装置は、集積回路系子が載置され結線
された第１のリードフレーム上に、別の集積回路系子が
載置され結線された７ｉｐ、２のリードフレームが配置
され、第１と第２のリードフレームは電気的に接続され
、そしてこれらは樹脂で一体に封止されているのである
。
〔実施例〕
本発明について図面を参照して説明する。第１図は本発
明の、第１の実施例の断面図を示したものである。図に
於いて、１，２は第１及び第２の集積回路系子であり、
３，５は第１及び第２のリードフレーム、４，６は第１
及び謝２のリードフレームのアイランド、７はボンゲイ
ンクワイヤ、８は樹脂部である。
本発明の集積回路装置を得る為には、まず、第１のアイ
ランド４に第１の集積回路系子ｌをマウントし、ボンゲ
インクワイヤ７にて第１のリードフレーム３と第１の集
積回路素子１とを電気的に接続する。次に第２のアイラ
ンド６に第２の集積回路素子２をマウントし、ボンディ
ングワイヤ７にて第２のリードフレーム５と第２の集積
回路素子２とを電気的に接続する。最後に第１のリード
フレーム３と第２のリードフレーム５と全熱的又は機械
的に接続した後、樹脂８にて封止する事により本集積回
路装置を得る事ができる。
第２図は本発明の第２の実施例の断面図を示したもので
ある。図に於いて、１１．１２は下段側の集積回路系子
であり、２１．２２は上段側の集積回路素子である。１
３．１５は下段と上段のリードフレーム、１４．１５は
下段と上段のリードフレームのアイランド、７はボンデ
ィングワイヤ、１８は樹脂部である。図に示す通り、第
２の実施例は、下段と上段のリードフレーム上の集積回
路素子を複数設けたものでるる。尚、第２の実施例の集
積回路装置を得るための方法については、第１の実施例
と同一方法で得られる。
第３図は耐湿性及び熱に対する動作特性の向上を図って
、セラミックパッケージに本発明を応用した応用例の断
面図である。図に於いて、１，２は第１及び第２の集積
回路素子であり、３４　、３７は第１及び集２のアイラ
ンド部、３３．３６はセラミックパッケージの基底部、
３５．３８は第１及び第２のリード部、７はボンディン
グワイヤ、３９はセラミックパッケージのキャップであ
る。
この応用例を得る為の方法について説明する。
まず第１のセラミックパッケージ基底部３３のアイラン
ド部３４に第１の集積回路索子１をマクントシ、ワイヤ
ポンチインクを行う。次に第２のセラミックパッケージ
基底部３６のアイランド部３７に第２の集積回路索子２
をマウントシ、ワイヤボンディングを行なう。最後に、
セラミックパッケージの基底部３３と３６を重ねて封止
し、基底部３Ｇにキャップ３９で蓋をし封じる事により
、製品が得られる。
〔発明の効果〕
以上説明した株に本発明は、従来技術を使って容易に実
現する拳が可能であシ、しかも、４１Ｉ数の集積回路系
子を同一パッケージ内に収納する場合の占有面積の増加
を半分以下におさえる事ができる効果がある。
【図面の簡単な説明】
第１図は本発明の第１の実施例の断面図、第２図は本発
明の第２の実施例の断面図、第３図は本発明をセラミッ
クパッケージに応用した一応用例の断面図、第４図（ａ
）は従来の集積回路装置の樹脂封止前の平面図、同図（
ｂ）は同図（ａ）のＡ−Ａ断面図である。 １．２，１１，１２，２１．２２・・・・・・集積回路
素子、３．５，１３，１５・・・・・・リードフレーム
、４，６，１４゜１６・・・・・・アイランド、７・・
・・・・ボンディングワイヤ、８．１８・・・・・・封
止樹脂、３３．３６・・・・・・セラミックパ、ケージ
基底部、３４．３７・・団・アイランド部、３５゜３８
・・・・・・リード部、３９・・・・・・キャップ。 代′理人　弁理士　　内　原　　　晋 （ａ） 第　４　図

Claims (2)

    【特許請求の範囲】
  1. （１）集積回路素子が載置され、かつ、結線されたリー
    ドフレームを２段に重ね、さらに、前記上下のリードフ
    レームが互いに接続され、樹脂で封止されてなることを
    特徴とする集積回路装置。
  2. （２）上記上下のリードフレームの少くとも一方のリー
    ドフレームには、複数の集積回路素子が載置されている
    ことを特徴とする特許請求の範囲第１項に記載の集積回
    路装置。
JP60259972A 1985-11-19 1985-11-19 集積回路装置 Pending JPS62119952A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60259972A JPS62119952A (ja) 1985-11-19 1985-11-19 集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60259972A JPS62119952A (ja) 1985-11-19 1985-11-19 集積回路装置

Publications (1)

Publication Number Publication Date
JPS62119952A true JPS62119952A (ja) 1987-06-01

Family

ID=17341484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60259972A Pending JPS62119952A (ja) 1985-11-19 1985-11-19 集積回路装置

Country Status (1)

Country Link
JP (1) JPS62119952A (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6431450A (en) * 1987-07-28 1989-02-01 Nec Corp Ic package
US5295045A (en) * 1990-11-14 1994-03-15 Hitachi, Ltd. Plastic-molded-type semiconductor device and producing method therefor
US5587341A (en) * 1987-06-24 1996-12-24 Hitachi, Ltd. Process for manufacturing a stacked integrated circuit package
US5701031A (en) * 1990-04-26 1997-12-23 Hitachi, Ltd. Sealed stacked arrangement of semiconductor devices
US6340846B1 (en) 2000-12-06 2002-01-22 Amkor Technology, Inc. Making semiconductor packages with stacked dies and reinforced wire bonds
US6380616B1 (en) 1998-01-15 2002-04-30 Infineon Technologies Ag Semiconductor component with a number of substrate layers and at least one semiconductor chip, and method of producing the semiconductor component
US6395578B1 (en) 1999-05-20 2002-05-28 Amkor Technology, Inc. Semiconductor package and method for fabricating the same
US6452278B1 (en) 2000-06-30 2002-09-17 Amkor Technology, Inc. Low profile package for plural semiconductor dies
US6472758B1 (en) 2000-07-20 2002-10-29 Amkor Technology, Inc. Semiconductor package including stacked semiconductor dies and bond wires
US6531784B1 (en) 2000-06-02 2003-03-11 Amkor Technology, Inc. Semiconductor package with spacer strips
US6552416B1 (en) 2000-09-08 2003-04-22 Amkor Technology, Inc. Multiple die lead frame package with enhanced die-to-die interconnect routing using internal lead trace wiring
US6577013B1 (en) 2000-09-05 2003-06-10 Amkor Technology, Inc. Chip size semiconductor packages with stacked dies
US6642610B2 (en) 1999-12-20 2003-11-04 Amkor Technology, Inc. Wire bonding method and semiconductor package manufactured using the same
WO2005013364A3 (de) * 2003-07-28 2005-03-24 Infineon Technologies Ag Elektronisches bauteil und nutzen zur herstellung desselben
US20160379933A1 (en) * 2007-02-21 2016-12-29 Amkor Technology, Inc. Semiconductor package in package

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5587341A (en) * 1987-06-24 1996-12-24 Hitachi, Ltd. Process for manufacturing a stacked integrated circuit package
JPS6431450A (en) * 1987-07-28 1989-02-01 Nec Corp Ic package
US5701031A (en) * 1990-04-26 1997-12-23 Hitachi, Ltd. Sealed stacked arrangement of semiconductor devices
USRE37539E1 (en) * 1990-04-26 2002-02-05 Hitachi, Ltd. Sealed stacked arrangement of semiconductor devices
US5295045A (en) * 1990-11-14 1994-03-15 Hitachi, Ltd. Plastic-molded-type semiconductor device and producing method therefor
US6380616B1 (en) 1998-01-15 2002-04-30 Infineon Technologies Ag Semiconductor component with a number of substrate layers and at least one semiconductor chip, and method of producing the semiconductor component
US6762078B2 (en) 1999-05-20 2004-07-13 Amkor Technology, Inc. Semiconductor package having semiconductor chip within central aperture of substrate
US6395578B1 (en) 1999-05-20 2002-05-28 Amkor Technology, Inc. Semiconductor package and method for fabricating the same
US6803254B2 (en) 1999-12-20 2004-10-12 Amkor Technology, Inc. Wire bonding method for a semiconductor package
US6642610B2 (en) 1999-12-20 2003-11-04 Amkor Technology, Inc. Wire bonding method and semiconductor package manufactured using the same
US6531784B1 (en) 2000-06-02 2003-03-11 Amkor Technology, Inc. Semiconductor package with spacer strips
US6452278B1 (en) 2000-06-30 2002-09-17 Amkor Technology, Inc. Low profile package for plural semiconductor dies
US6472758B1 (en) 2000-07-20 2002-10-29 Amkor Technology, Inc. Semiconductor package including stacked semiconductor dies and bond wires
US6650019B2 (en) 2000-07-20 2003-11-18 Amkor Technology, Inc. Method of making a semiconductor package including stacked semiconductor dies
US6577013B1 (en) 2000-09-05 2003-06-10 Amkor Technology, Inc. Chip size semiconductor packages with stacked dies
US6552416B1 (en) 2000-09-08 2003-04-22 Amkor Technology, Inc. Multiple die lead frame package with enhanced die-to-die interconnect routing using internal lead trace wiring
US6340846B1 (en) 2000-12-06 2002-01-22 Amkor Technology, Inc. Making semiconductor packages with stacked dies and reinforced wire bonds
WO2005013364A3 (de) * 2003-07-28 2005-03-24 Infineon Technologies Ag Elektronisches bauteil und nutzen zur herstellung desselben
US7524699B2 (en) 2003-07-28 2009-04-28 Infineon Technologies Ag Electronic component and a panel
US20160379933A1 (en) * 2007-02-21 2016-12-29 Amkor Technology, Inc. Semiconductor package in package
US9768124B2 (en) 2007-02-21 2017-09-19 Amkor Technology, Inc. Semiconductor package in package

Similar Documents

Publication Publication Date Title
US6175149B1 (en) Mounting multiple semiconductor dies in a package
US6297547B1 (en) Mounting multiple semiconductor dies in a package
US6683377B1 (en) Multi-stacked memory package
JP2599748Y2 (ja) リード露出型半導体パッケージ
JPS62119952A (ja) 集積回路装置
EP0630047A1 (en) Method of manufacturing resin-sealed semiconductor device, lead frame used in this method for mounting plurality of semiconductor elements, and resin-sealed semiconductor device
JPH06151685A (ja) Ｍｃｐ半導体装置
KR970018432A (ko) 리이드 온 칩(Lead on chip) 구조를 가지는 반도체 장치
JPH04302164A (ja) 半導体装置
US5296737A (en) Semiconductor device with a plurality of face to face chips
EP0474224B1 (en) Semiconductor device comprising a plurality of semiconductor chips
JPH01137660A (ja) 半導体装置
JPH0472750A (ja) ガラス封止型半導体装置
JPH04142073A (ja) 半導体装置
JPS6254456A (ja) 半導体装置用リ−ドフレ−ム
JPS6370532A (ja) 半導体装置
JPS589585B2 (ja) デンシブヒンヨウリ−ドフレ−ム
JPH01257361A (ja) 樹脂封止型半導体装置
KR19980079528A (ko) 반도체 장치와 그의 제조 방법
JPH0499054A (ja) サーディップ型パッケージ
US6291841B1 (en) Flat interconnection semiconductor package
JPH0358464A (ja) 半導体装置
JPH0750388A (ja) 樹脂封止型半導体装置及び製造方法
JPH11307483A (ja) 半導体装置の製法および半導体装置
JP2004056042A (ja) 半導体装置