JPS62123745A - セラミックパッケージ型半導体装置の製造方法 - Google Patents
セラミックパッケージ型半導体装置の製造方法Info
- Publication number
- JPS62123745A JPS62123745A JP60264327A JP26432785A JPS62123745A JP S62123745 A JPS62123745 A JP S62123745A JP 60264327 A JP60264327 A JP 60264327A JP 26432785 A JP26432785 A JP 26432785A JP S62123745 A JPS62123745 A JP S62123745A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- conductor layer
- ceramic
- semiconductor device
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に係わシ、特に、セラミックパッケ
ージ型半導体装置のセラミック基板の形状に関する。
ージ型半導体装置のセラミック基板の形状に関する。
近年、半導体素子の高集積化に伴ない、セラミックパッ
ケージの外部リード数も多ピン化が要求されるようにな
って来た。反面、高集積化の為、半導体素子自体の大き
さは、次第に小形になって来た。
ケージの外部リード数も多ピン化が要求されるようにな
って来た。反面、高集積化の為、半導体素子自体の大き
さは、次第に小形になって来た。
このような半導体素子を搭載する多ビン半導体装置では
半導体素子と金属細線によって電気的に接続されるセラ
ミックパッケージの内部リードの幅、間隔とも１００．
ｍ程度もしくはそれ以下でなければ、半導体素子の周囲
、セラミック基板上に配置することが出来ない場合が多
くなってきた。
半導体素子と金属細線によって電気的に接続されるセラ
ミックパッケージの内部リードの幅、間隔とも１００．
ｍ程度もしくはそれ以下でなければ、半導体素子の周囲
、セラミック基板上に配置することが出来ない場合が多
くなってきた。
このような、多ビン半導体装置としては、第５図、第６
図に示されているように、セラミック基板（以下グリー
ンシート）の平坦な表面にスクリーン印刷法を用い、金
属メタラズによる内部パターン２１を形成し、その後、
内部パターンを形成したグリーンシートの表面に平坦な
裏面を有する別のグリーンシート２２を積層し、その後
焼成して得られルＤＩＰ（Ｄｕａｌ Ｉｎ−１ｉｎｅ
）もしくはＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）タ
イプのセラミック積層型パッケージが広く用いられてい
る。
図に示されているように、セラミック基板（以下グリー
ンシート）の平坦な表面にスクリーン印刷法を用い、金
属メタラズによる内部パターン２１を形成し、その後、
内部パターンを形成したグリーンシートの表面に平坦な
裏面を有する別のグリーンシート２２を積層し、その後
焼成して得られルＤＩＰ（Ｄｕａｌ Ｉｎ−１ｉｎｅ
）もしくはＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）タ
イプのセラミック積層型パッケージが広く用いられてい
る。
近年の半導体素子の高積集化に伴ない、内部パターンの
幅、間隔は狭くならざるを得ないのに反し、内部パター
ンの厚さは積集度の向上に伴なう消費電力の増加、内部
パターンの導通抵抗の低下を防止する為、厚くする必要
が認められるようになって来た。
幅、間隔は狭くならざるを得ないのに反し、内部パター
ンの厚さは積集度の向上に伴なう消費電力の増加、内部
パターンの導通抵抗の低下を防止する為、厚くする必要
が認められるようになって来た。
しかしながら、上述した従来のＤｉＰ、ＰＧＡ等の積層
型セラミックパッケージでは、平坦なグリーンシートの
表面にスクリーン印刷法によジメタライズによる内部パ
ターンを形成し、その後平坦な裏面を有するグリーンシ
ートを積層して内部パターンを挾持していた為、内部パ
ターンの厚さが、厚くなるにつれ、内部パターン下部の
グリーンシートと上部のグリーンシート間の間隙３３が
太きくなシ、積層不良が発生するという問題点があった
。
型セラミックパッケージでは、平坦なグリーンシートの
表面にスクリーン印刷法によジメタライズによる内部パ
ターンを形成し、その後平坦な裏面を有するグリーンシ
ートを積層して内部パターンを挾持していた為、内部パ
ターンの厚さが、厚くなるにつれ、内部パターン下部の
グリーンシートと上部のグリーンシート間の間隙３３が
太きくなシ、積層不良が発生するという問題点があった
。
本発明は、第１セラミック基板の表面と第２セラミック
基板の裏面とのいずれか一方または双方に導体層と同一
パターンの溝を形成し、第１セラミック基板に第２セラ
ミック基板を積層したとき、導体層が溝内に収納される
ようＫしたことを要旨とする。
基板の裏面とのいずれか一方または双方に導体層と同一
パターンの溝を形成し、第１セラミック基板に第２セラ
ミック基板を積層したとき、導体層が溝内に収納される
ようＫしたことを要旨とする。
以下に本発明の実施例を図面と共に説明する。
第１図は本発明の一実施例に係わるセラミック積層型パ
ッケージの断面図である。内部パターン１が形成される
セラミック基板２６は、内部パターン１が形成される以
前のグリーンシート状態において、メタライズによ多形
成される内部パターと略同−の深さの溝部３が形成され
る。その後メタライズによる内部パターンが溝部３に形
成する。
ッケージの断面図である。内部パターン１が形成される
セラミック基板２６は、内部パターン１が形成される以
前のグリーンシート状態において、メタライズによ多形
成される内部パターと略同−の深さの溝部３が形成され
る。その後メタライズによる内部パターンが溝部３に形
成する。
したがって、セラミック基板２ｂの上面は内部パターン
１、形成後においても平坦となるためセラミック基板２
Ｃを積層する際に積層不整が発生することを大幅に減少
することが出来る。
１、形成後においても平坦となるためセラミック基板２
Ｃを積層する際に積層不整が発生することを大幅に減少
することが出来る。
また本発明に基づくセラミック積層型パッケージではセ
ラミック基板２ｂ上に形成する溝部３を深くすることに
よシ、内部パターン１の幅を増加させることなく導通抵
抗を低減出来る利点を有している。
ラミック基板２ｂ上に形成する溝部３を深くすることに
よシ、内部パターン１の幅を増加させることなく導通抵
抗を低減出来る利点を有している。
なお、溝３は第４図に示されているようにセラミック基
板２ａの表面部だけでなく、基板２ｂの裏面にも形成し
てもよく、基板２ｂの裏面にのみ形成してもよい。
板２ａの表面部だけでなく、基板２ｂの裏面にも形成し
てもよく、基板２ｂの裏面にのみ形成してもよい。
以上説明してきたように、本発明によれば、導体膜が溝
内に収納されるので、第１セラミック基板の表面と第２
セラミック基板の裏面とが接触し、積層不良が生じない
という効果が得られる。
内に収納されるので、第１セラミック基板の表面と第２
セラミック基板の裏面とが接触し、積層不良が生じない
という効果が得られる。
第１図は本発明の一実施例の断面図、第２図は第１図の
一部拡大斜視図、第３図は第２図の一部拡大図、第４図
は一実施例の変形例の一部拡大斜視図、第５図は従来例
の一部斜視図、第６図は第５図の一部拡大断面図である
。 １・・・・・・内部パターン、 ２ａ、２ｂ・−・・・・セラミック基板、３・・・・・
・溝。 代理人 弁理士 内 原 晋 牟４ 図 第５ 凹 ヤ６凹
一部拡大斜視図、第３図は第２図の一部拡大図、第４図
は一実施例の変形例の一部拡大斜視図、第５図は従来例
の一部斜視図、第６図は第５図の一部拡大断面図である
。 １・・・・・・内部パターン、 ２ａ、２ｂ・−・・・・セラミック基板、３・・・・・
・溝。 代理人 弁理士 内 原 晋 牟４ 図 第５ 凹 ヤ６凹
Claims (1)
- 第１セラミック基板と、該第１セラミック基板の表面に
パターン形成され半導体チップと電気的に接続される導
体層と、第１セラミック基板上に積層され該第１セラミ
ック基板と共に前記導体層を挾持する第２セラミック基
板とを有するセラミックパッケージ型半導体装置におい
て、前記第１セラミック基板の表面および第２セラミッ
ク基板の裏面のいずれか一方または双方に前記導体層と
同一パターンの溝を形成し該溝内に前記導体層を収納し
たことを特徴とするセラミックパッケージ型半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60264327A JPH0727989B2 (ja) | 1985-11-22 | 1985-11-22 | セラミックパッケージ型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60264327A JPH0727989B2 (ja) | 1985-11-22 | 1985-11-22 | セラミックパッケージ型半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62123745A true JPS62123745A (ja) | 1987-06-05 |
| JPH0727989B2 JPH0727989B2 (ja) | 1995-03-29 |
Family
ID=17401643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60264327A Expired - Lifetime JPH0727989B2 (ja) | 1985-11-22 | 1985-11-22 | セラミックパッケージ型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0727989B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04216654A (ja) * | 1990-12-17 | 1992-08-06 | Kyocera Corp | 半導体素子収納用パッケージの製造方法 |
| US5818108A (en) * | 1993-06-08 | 1998-10-06 | Alcatel N.V. | High-density, highly reliable integrated circuit assembly |
| US5907185A (en) * | 1996-09-24 | 1999-05-25 | Sumitomo Electric Industries, Ltd. | Ceramic terminal block, hermetic sealed package, and complex semiconductor device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5128663A (en) * | 1974-09-02 | 1976-03-11 | Nippon Electric Co | Denshikairoyokizai no seizohoho |
| JPS5878653U (ja) * | 1981-11-24 | 1983-05-27 | 日本特殊陶業株式会社 | 半導体素子搭載用セラミツクパツケ−ジ |
-
1985
- 1985-11-22 JP JP60264327A patent/JPH0727989B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5128663A (en) * | 1974-09-02 | 1976-03-11 | Nippon Electric Co | Denshikairoyokizai no seizohoho |
| JPS5878653U (ja) * | 1981-11-24 | 1983-05-27 | 日本特殊陶業株式会社 | 半導体素子搭載用セラミツクパツケ−ジ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04216654A (ja) * | 1990-12-17 | 1992-08-06 | Kyocera Corp | 半導体素子収納用パッケージの製造方法 |
| US5818108A (en) * | 1993-06-08 | 1998-10-06 | Alcatel N.V. | High-density, highly reliable integrated circuit assembly |
| US5907185A (en) * | 1996-09-24 | 1999-05-25 | Sumitomo Electric Industries, Ltd. | Ceramic terminal block, hermetic sealed package, and complex semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0727989B2 (ja) | 1995-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20090273884A1 (en) | Capacitor component, method of manufacturing the same and semiconductor package | |
| JPH1167554A (ja) | 積層型コイル部品及びその製造方法 | |
| KR970063592A (ko) | 다층 패드를 구비하는 반도체장치 및 그 제조방법 | |
| JPS5842639B2 (ja) | セラミツク配線基板の製造法 | |
| JPS62123745A (ja) | セラミックパッケージ型半導体装置の製造方法 | |
| KR100200687B1 (ko) | 새로운 패드층을 구비하는 반도체장치 | |
| JPH01185943A (ja) | 半導体集積回路装置 | |
| JP3348523B2 (ja) | 積層セラミック部品 | |
| US20250357386A1 (en) | Semiconductor structure, and semiconductor device and forming method therefor | |
| JPS6024093A (ja) | セラミツク配線基板の製造法 | |
| JPS6366959A (ja) | 多重リ−ドフレ−ム | |
| JPS61170056A (ja) | 半導体装置の電極材料 | |
| KR100247911B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH07183163A (ja) | トリミングコンデンサ | |
| JPS6347952A (ja) | 半導体装置 | |
| JPH04208559A (ja) | 半導体装置用パッケージ | |
| JPS6313353A (ja) | 配線基板 | |
| JPH04221886A (ja) | 厚膜多層回路基板及びその製造方法 | |
| JPH04357898A (ja) | セラミックス基板 | |
| JPH11261226A (ja) | セラミック多層配線基板 | |
| JPH02283046A (ja) | 回路基板 | |
| JPH01258447A (ja) | 混成集積回路の積層厚膜基板 | |
| JPH01274453A (ja) | 半導体装置及びその製造方法 | |
| JPH02196466A (ja) | 半導体集積回路装置 | |
| JPS62244196A (ja) | セラミツク多層基板の製造方法 |