JPS62143165A - 式記憶機能を備えた小型電子式計算機 - Google Patents
式記憶機能を備えた小型電子式計算機Info
- Publication number
- JPS62143165A JPS62143165A JP28401885A JP28401885A JPS62143165A JP S62143165 A JPS62143165 A JP S62143165A JP 28401885 A JP28401885 A JP 28401885A JP 28401885 A JP28401885 A JP 28401885A JP S62143165 A JPS62143165 A JP S62143165A
- Authority
- JP
- Japan
- Prior art keywords
- display
- data
- formula
- section
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Calculators And Similar Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野ｊ
この発明は、式記憶殿能を備えた小型電子式計算機に関
する。
する。
［従来技術とその問題点］
ｌ！Ｉ易なプログラムにより数式を代入し記憶させるこ
とのできる小型電子式計算機が製品化されている。この
種の小型電子式計算ハでは、式メモリに記憶させた数式
を編集する編集モード時、あるいは、記憶させた数式デ
ータをただ単に表示部に表示させる表示モード時いずれ
の場合においても、式メモリに記憶した数式データを一
度編集バツクアメモリに記憶させ、この編集バッファメ
モリの記憶する数式データを続出して表示部に表示させ
るようにしていた。
とのできる小型電子式計算機が製品化されている。この
種の小型電子式計算ハでは、式メモリに記憶させた数式
を編集する編集モード時、あるいは、記憶させた数式デ
ータをただ単に表示部に表示させる表示モード時いずれ
の場合においても、式メモリに記憶した数式データを一
度編集バツクアメモリに記憶させ、この編集バッファメ
モリの記憶する数式データを続出して表示部に表示させ
るようにしていた。
しかしながら上記編集バッファメモリは、通常記憶客層
の小さいメモリで構成されている。そのため、式メモリ
から読出した数式データが編集バッファメモリの記憶容
量より大きなものであった場合、たとえ表示モード時で
あっても、編集バッファメモリは当然その全てを記憶す
ることができないので、表示部には式メモリから読出し
た数式データの一部しか表示されないこととなってしま
う。
の小さいメモリで構成されている。そのため、式メモリ
から読出した数式データが編集バッファメモリの記憶容
量より大きなものであった場合、たとえ表示モード時で
あっても、編集バッファメモリは当然その全てを記憶す
ることができないので、表示部には式メモリから読出し
た数式データの一部しか表示されないこととなってしま
う。
［発明の目的］
この発明は上記のような実情に鑑みてなされたもので、
記憶した数式データのデータ量が編集バソファの記憶容
量を越える場合であってもその数式データを欠けること
なく完全に表示部に表示させることのできる式記憶芸能
を備えた小型電子式計算機を提供することを目的とする
。
記憶した数式データのデータ量が編集バソファの記憶容
量を越える場合であってもその数式データを欠けること
なく完全に表示部に表示させることのできる式記憶芸能
を備えた小型電子式計算機を提供することを目的とする
。
［発明の要点コ
この発明は、表示モード時においてはメモリから読出さ
れた数式データを、編集バッファメモリを介さずに、直
接表示用のレジスタに送出し、表示部に表示させるよう
にしたものである。
れた数式データを、編集バッファメモリを介さずに、直
接表示用のレジスタに送出し、表示部に表示させるよう
にしたものである。
［発明の実施例］
以下図面を参照してこの発明の一実論例を説明する。
まず第１図によりその回路構成を説明す、る。
同図において１１はキー人力部である。このキー人力部
１１には、数値キーやファンクションキー、アルファベ
ットキーの他に、「数式」キー、数式を記憶設定させる
ストアキーく図ではｒｓＴＯＪと表わすン、記憶した数
式を呼出すリコールキー（図ではｒＲｃＬＪと表わす）
が設けられる。これらキー人力部１１のキーを操作する
と、そのキー入力信号はアドレス部１２に送られる。こ
のアドレス部１２は、キー人力部１１からのキー人力信
号に応じてＲＯＭ１３にアドレス指定信号を送出する。
１１には、数値キーやファンクションキー、アルファベ
ットキーの他に、「数式」キー、数式を記憶設定させる
ストアキーく図ではｒｓＴＯＪと表わすン、記憶した数
式を呼出すリコールキー（図ではｒＲｃＬＪと表わす）
が設けられる。これらキー人力部１１のキーを操作する
と、そのキー入力信号はアドレス部１２に送られる。こ
のアドレス部１２は、キー人力部１１からのキー人力信
号に応じてＲＯＭ１３にアドレス指定信号を送出する。
ＲＯＭ１３は、アドレス部１２からのアドレス指定信号
に応じて１ｉＩＩｉＩＩ命令を制御部１４に出力する一
方、アドレス部１２に次アドレス指定信号を送出する。
に応じて１ｉＩＩｉＩＩ命令を制御部１４に出力する一
方、アドレス部１２に次アドレス指定信号を送出する。
制御部１４は、ＲＯ’Ｍ１３の制御命令により、アドレ
スバス１５を介して演算時の数値データを記憶する演算
用レジスタ１６、式記憶のための編集データを記憶する
編集用バッファメモリ１７、数式データと数値データを
記憶する共用メモリ１８のそれぞれにアドレス指定信号
を送出すると共に、ラッチ部１９のリセット端子Ｒに式
表示モード信号を、同ラッチ部１９のセット端子Ｓにｉ
集モード信号を、アンド回路２０に表示命令を、そして
、表示用レジスタ２１にｗｒｉｔｅ信号を出力する。演
算用レジスタ１６は、データバス２２を介して上記編集
用バッフ７メモリ１７、共用メモリ１８及び演算部２３
に接続される。演算部２３は、演算用レジスタ１Ｇの記
憶する数値データや編集用バッファメモリ１７の記憶す
る編集データを用いて演算を実行し、その演算結果デー
タを演算用レジスタ１６に送り返す。上記ラッチ部１９
は、制御部１４からのセット端子Ｓ、リセット端子Ｒへ
の入力に応じて、Ｑ端子から出力信号を上記アンド回路
２０及びマルチプレクサ２４に送出する。上記編集用バ
ッフ７メモリ１７は、アンド回路２０の出力信号をｗｒ
ｉｔｅ信号として、データバス２２を介して送られてく
るデータを保持し、その保持データを表示データとして
上記マルチプレクサ２４のへ側入力端子に送出する。ま
た、上記共用メモリ１８に記憶される数式データ及び数
値データも、表示データとしてマルチプレクサ２４のＢ
Ｉ１１入力端子に送出される。マルチプレクサ２４は
、上記ラッチ部１９のＱ端子からの信号をセレクト信号
Ａ／Ｂとし、編集用バッファメモリ１１あるいは共用メ
モリ１８から送られてくる表示データを選択して上記表
示用レジスタ２１に出力する。そして、表示用レジスタ
２１は、上記制御部１４からのｗｒｉｔｅ信号に従って
マルチプレクサ２４の選択し出力した表示データを保持
し、表示部２５に表示させる。
スバス１５を介して演算時の数値データを記憶する演算
用レジスタ１６、式記憶のための編集データを記憶する
編集用バッファメモリ１７、数式データと数値データを
記憶する共用メモリ１８のそれぞれにアドレス指定信号
を送出すると共に、ラッチ部１９のリセット端子Ｒに式
表示モード信号を、同ラッチ部１９のセット端子Ｓにｉ
集モード信号を、アンド回路２０に表示命令を、そして
、表示用レジスタ２１にｗｒｉｔｅ信号を出力する。演
算用レジスタ１６は、データバス２２を介して上記編集
用バッフ７メモリ１７、共用メモリ１８及び演算部２３
に接続される。演算部２３は、演算用レジスタ１Ｇの記
憶する数値データや編集用バッファメモリ１７の記憶す
る編集データを用いて演算を実行し、その演算結果デー
タを演算用レジスタ１６に送り返す。上記ラッチ部１９
は、制御部１４からのセット端子Ｓ、リセット端子Ｒへ
の入力に応じて、Ｑ端子から出力信号を上記アンド回路
２０及びマルチプレクサ２４に送出する。上記編集用バ
ッフ７メモリ１７は、アンド回路２０の出力信号をｗｒ
ｉｔｅ信号として、データバス２２を介して送られてく
るデータを保持し、その保持データを表示データとして
上記マルチプレクサ２４のへ側入力端子に送出する。ま
た、上記共用メモリ１８に記憶される数式データ及び数
値データも、表示データとしてマルチプレクサ２４のＢ
Ｉ１１入力端子に送出される。マルチプレクサ２４は
、上記ラッチ部１９のＱ端子からの信号をセレクト信号
Ａ／Ｂとし、編集用バッファメモリ１１あるいは共用メ
モリ１８から送られてくる表示データを選択して上記表
示用レジスタ２１に出力する。そして、表示用レジスタ
２１は、上記制御部１４からのｗｒｉｔｅ信号に従って
マルチプレクサ２４の選択し出力した表示データを保持
し、表示部２５に表示させる。
次に上記実施例の動作について説明する。
まず編集モード時の動作を示す。キー人力部１１の数値
キーやアルファベットキー、ファンクションキーの中の
四則演算キーなど数式データ、ａ２値データの代入のた
めのキーを操作すると、これらのキー人力信号はアドレ
ス部１２に送られ、アドレス部１２がこれに応じてＲＯ
Ｍ１３のアドレス指定を行なう。ＲＯＭ１３は、アドレ
ス部１２からのアドレス指定によりキー人力部１１で操
作されたキーに対応するデータを読出して制御部１４に
送出する。ここで制御部１４は、ＲＯＭ１３からの入力
に従い、編集用バッファメモリ１７にデータを書込むべ
くアドレス指定を行なうと共に、ラッチ部１９のセット
端子Ｓへの編集モード信号と表示用レジスタ２１へのｗ
ｒ ｉ ｔｅ信号を“１′°とする。これによりラッチ
部１９のＱ端子からの出力信号が゛１パとなり、アンド
回路２０及びマルチプレクサ２４に送られる。マルチプ
レクサ２４では、このラッチ部１９からのセレクト信号
によりＡｇ１ｌｌの入力端子を選択するようになるもの
で、その結果、編集用バッファメモリ１７の保持するデ
ータが選択され、表示用レジスタ２１に出力される。そ
して、表示用レジスタ２１では、このマルチプレクサ２
４で選択された編集用バッファメモリ１７のデータを制
御部１４からのｗｒ ｒ ｔｅ倍信号従って保持し、表
示部２５に表示させる。
キーやアルファベットキー、ファンクションキーの中の
四則演算キーなど数式データ、ａ２値データの代入のた
めのキーを操作すると、これらのキー人力信号はアドレ
ス部１２に送られ、アドレス部１２がこれに応じてＲＯ
Ｍ１３のアドレス指定を行なう。ＲＯＭ１３は、アドレ
ス部１２からのアドレス指定によりキー人力部１１で操
作されたキーに対応するデータを読出して制御部１４に
送出する。ここで制御部１４は、ＲＯＭ１３からの入力
に従い、編集用バッファメモリ１７にデータを書込むべ
くアドレス指定を行なうと共に、ラッチ部１９のセット
端子Ｓへの編集モード信号と表示用レジスタ２１へのｗ
ｒ ｉ ｔｅ信号を“１′°とする。これによりラッチ
部１９のＱ端子からの出力信号が゛１パとなり、アンド
回路２０及びマルチプレクサ２４に送られる。マルチプ
レクサ２４では、このラッチ部１９からのセレクト信号
によりＡｇ１ｌｌの入力端子を選択するようになるもの
で、その結果、編集用バッファメモリ１７の保持するデ
ータが選択され、表示用レジスタ２１に出力される。そ
して、表示用レジスタ２１では、このマルチプレクサ２
４で選択された編集用バッファメモリ１７のデータを制
御部１４からのｗｒ ｒ ｔｅ倍信号従って保持し、表
示部２５に表示させる。
ここで共用メモリ１８に記憶された数式データを表示さ
せるべくキー人力部１１のリコールキーを操作すると、
そのキー人力によりアドレス部１２．８０Ｍ１３を介し
て制御部１４がラッチ部１９のセット端子Ｓへの編集モ
ード信号をＩＩ Ｑ ＩＩ、アンド回路２０への表示命
令の信号を゛１パとする。ラッチ部１９では、セット端
子Ｓ及びリセット端子Ｒのいずれにも信号が入力されな
くなるために、それまでの状態、すなわち、Ｑ端子から
の信号“１パを出力する状態を保持する。そのため、ア
ンド回路２０は。
せるべくキー人力部１１のリコールキーを操作すると、
そのキー人力によりアドレス部１２．８０Ｍ１３を介し
て制御部１４がラッチ部１９のセット端子Ｓへの編集モ
ード信号をＩＩ Ｑ ＩＩ、アンド回路２０への表示命
令の信号を゛１パとする。ラッチ部１９では、セット端
子Ｓ及びリセット端子Ｒのいずれにも信号が入力されな
くなるために、それまでの状態、すなわち、Ｑ端子から
の信号“１パを出力する状態を保持する。そのため、ア
ンド回路２０は。
制御部１４及びラッチ部１つからの入力が共に′１′。
となるので、編集用バッファメモリ１７へのｗｒ ｒ
ｔｅ倍信号出力を１°゛とする。編集用バッフ１メモリ
１７では、アンド回路２０からのｗｒ ｉ ｔｅ倍信号
従って、それまで保持していた編集データに代わって共
用メモリ１８の記憶する数式データを書込むと共に、こ
れを表示データとしてマルチプレクサ２４に出力する。
ｔｅ倍信号出力を１°゛とする。編集用バッフ１メモリ
１７では、アンド回路２０からのｗｒ ｉ ｔｅ倍信号
従って、それまで保持していた編集データに代わって共
用メモリ１８の記憶する数式データを書込むと共に、こ
れを表示データとしてマルチプレクサ２４に出力する。
このマルチプレクサ２４は、上記ラッチ部１つの０９’
Ｍ子からの信号が′１″となっているために、Ａ側の入
力端子を選択しており、その結果、編集用バッファメモ
リ１７の表示データがマルチプレクサ２４を介して表示
用レジスタ２１に送られる。
Ｍ子からの信号が′１″となっているために、Ａ側の入
力端子を選択しており、その結果、編集用バッファメモ
リ１７の表示データがマルチプレクサ２４を介して表示
用レジスタ２１に送られる。
そして、表示用レジスタ２１は送られてきた表示データ
を保持し、表示部２５に表示させる。
を保持し、表示部２５に表示させる。
次いで表示モード時の動作を示す。キー人力部１１の「
ａ式」キー、ファンクションキーの中の「＝」キー等、
数式に対する処理を指定するキーが操作した場合、その
キー人力によりアドレス部１２、ＲＯＭ１３を介して制
御部１４が編集用バッファメモリ１７のアドレス指定を
行なう。これにより編集用バッファメモリ１７に保持さ
れたデータが演篩部２３に送られ、数式の展開や演算が
実行されて、その結果のデータが共用メモリ１８に書込
まれる。
ａ式」キー、ファンクションキーの中の「＝」キー等、
数式に対する処理を指定するキーが操作した場合、その
キー人力によりアドレス部１２、ＲＯＭ１３を介して制
御部１４が編集用バッファメモリ１７のアドレス指定を
行なう。これにより編集用バッファメモリ１７に保持さ
れたデータが演篩部２３に送られ、数式の展開や演算が
実行されて、その結果のデータが共用メモリ１８に書込
まれる。
制御部１４は、ここでラッチ部１９のリセット端子Ｒへ
の式表示モード信号を１゛とする。これに従ってラッチ
部１９のＱ端子からの出力信号がＩＩ ＯＩＩとなり、
マルチプレクサ２４がＢ副入力端子に入力される共用メ
モリ１８からの表示データを選択するようになる。その
結果、上記処理の結果、共用メモリ１８に書込まれたデ
ータが読出され、マルチプレクサ２４を介して表示用レ
ジスタ２１に送られ、表示部２５に表示されるようにな
る。
の式表示モード信号を１゛とする。これに従ってラッチ
部１９のＱ端子からの出力信号がＩＩ ＯＩＩとなり、
マルチプレクサ２４がＢ副入力端子に入力される共用メ
モリ１８からの表示データを選択するようになる。その
結果、上記処理の結果、共用メモリ１８に書込まれたデ
ータが読出され、マルチプレクサ２４を介して表示用レ
ジスタ２１に送られ、表示部２５に表示されるようにな
る。
ここで共用メモリ１８に記憶された数式データを表示さ
せるべくキー人力部１１のリコールキーを操作すると、
そのキー人力によりアドレス部１２、ＲＯＭ１３を介し
て制御部１４がラッチ部１９のセット端子Ｓへの編集モ
ード信号を” ｏ ” 、アンド回路２０への表示命令
の信号を゛１パとする。ラッチ部１９では、セット端子
Ｓ及びリセット端子Ｒのいずれにも信号が入力されなく
なるために、それまでの状態、すなわち、Ｑ端子からの
信号パ０°°を出力する状態を保持する。したがって、
マルチプレクサ２４は上記の状態と同じくＢ側の入力端
子からの入力データを選択するようになる。そこで制御
部１４が共用メモリ１８に記憶されている数式データを
読出すためにアドレス指定を行なうと、読出された数式
データが表示データとして上記マルチプレクサ２４を介
して表示用レジスタ２１に送られ、表示部２５に表示さ
れるようになる。
せるべくキー人力部１１のリコールキーを操作すると、
そのキー人力によりアドレス部１２、ＲＯＭ１３を介し
て制御部１４がラッチ部１９のセット端子Ｓへの編集モ
ード信号を” ｏ ” 、アンド回路２０への表示命令
の信号を゛１パとする。ラッチ部１９では、セット端子
Ｓ及びリセット端子Ｒのいずれにも信号が入力されなく
なるために、それまでの状態、すなわち、Ｑ端子からの
信号パ０°°を出力する状態を保持する。したがって、
マルチプレクサ２４は上記の状態と同じくＢ側の入力端
子からの入力データを選択するようになる。そこで制御
部１４が共用メモリ１８に記憶されている数式データを
読出すためにアドレス指定を行なうと、読出された数式
データが表示データとして上記マルチプレクサ２４を介
して表示用レジスタ２１に送られ、表示部２５に表示さ
れるようになる。
Ｃ発明の効果］
以上詳記したようにこの発明によれば、表示モード時に
は記憶した数式データを編集バッファメモリを介さずに
直接表示用のレジスタに送出し、表示部に表示させるよ
うにしたので、記憶した数式データのデータ量が編集バ
ッファの記憶容量を越える場合であってもその数式デー
タを欠けることなく完全に表示部に表示させることので
きる式記憶数面を備えた小型電子式計算数を提供するこ
とができる。
は記憶した数式データを編集バッファメモリを介さずに
直接表示用のレジスタに送出し、表示部に表示させるよ
うにしたので、記憶した数式データのデータ量が編集バ
ッファの記憶容量を越える場合であってもその数式デー
タを欠けることなく完全に表示部に表示させることので
きる式記憶数面を備えた小型電子式計算数を提供するこ
とができる。
第１図はこの発明の一実施例の回路構成を示すブロック
図である。 １１・・・キー人力部、１２・・・アドレス部、１３・
・・ＲＯＭ、１４・・・制御部、１５・・・アドレスバ
ス、１６・・・演算用レジスタ、１７・・・編集用バッ
ファメモリ、１８・・・共用メモリ、１９・・・ラッチ
部、２１・・・表示用レジスタ、２２・・・データバス
、２３・・・演算部、２４・・・マルチプレクサ、２５
・・・表示部。
図である。 １１・・・キー人力部、１２・・・アドレス部、１３・
・・ＲＯＭ、１４・・・制御部、１５・・・アドレスバ
ス、１６・・・演算用レジスタ、１７・・・編集用バッ
ファメモリ、１８・・・共用メモリ、１９・・・ラッチ
部、２１・・・表示用レジスタ、２２・・・データバス
、２３・・・演算部、２４・・・マルチプレクサ、２５
・・・表示部。
Claims (1)
- 数式データを記憶可能な式記憶機能を備えた小型電子式
計算機において、記憶した数式データの表示を指定する
表示指定手段と、モード状態を判定する判定手段と、こ
の判定手段により表示モードと判定された際に上記表示
指定手段に応じて読出された数式データを選択して表示
メモリに送出し、表示部に表示させる表示選択手段とを
具備したことを特徴とする式記憶機能を備えた小型電子
式計算機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28401885A JPS62143165A (ja) | 1985-12-17 | 1985-12-17 | 式記憶機能を備えた小型電子式計算機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28401885A JPS62143165A (ja) | 1985-12-17 | 1985-12-17 | 式記憶機能を備えた小型電子式計算機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62143165A true JPS62143165A (ja) | 1987-06-26 |
Family
ID=17673232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28401885A Pending JPS62143165A (ja) | 1985-12-17 | 1985-12-17 | 式記憶機能を備えた小型電子式計算機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62143165A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0416632U (ja) * | 1990-05-31 | 1992-02-12 | ||
| JP2008250438A (ja) * | 2007-03-29 | 2008-10-16 | Casio Comput Co Ltd | 数式演算装置および数式演算プログラム |
| JP2016177489A (ja) * | 2015-03-19 | 2016-10-06 | カシオ計算機株式会社 | 計算処理装置およびプログラム |
-
1985
- 1985-12-17 JP JP28401885A patent/JPS62143165A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0416632U (ja) * | 1990-05-31 | 1992-02-12 | ||
| JP2008250438A (ja) * | 2007-03-29 | 2008-10-16 | Casio Comput Co Ltd | 数式演算装置および数式演算プログラム |
| JP2016177489A (ja) * | 2015-03-19 | 2016-10-06 | カシオ計算機株式会社 | 計算処理装置およびプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0068882B1 (en) | A crt display device with a picture-rearranging circuit | |
| JPH0610392Y2 (ja) | 表示制御回路 | |
| JPS59132479A (ja) | デ−タ処理回路 | |
| JPH01239485A (ja) | 大規模集積回路 | |
| JPS60103429A (ja) | かな漢字変換装置 | |
| JPS6136841A (ja) | 入出力装置 | |
| JP2957333B2 (ja) | 空間スイッチ内未使用入力回線検出方式 | |
| JP3033334B2 (ja) | データ記憶装置 | |
| JPS60100807U (ja) | マイクロコンピユ−タを用いた制御装置 | |
| JPH0216665A (ja) | データ転送装置 | |
| JPH03257504A (ja) | シーケンスコントローラ | |
| JPS6222437B2 (ja) | ||
| JPS60205485A (ja) | フオ−ムデ−タ記憶方式 | |
| JPH0510975A (ja) | 波形記録装置の波形表示方法 | |
| JPS58169260A (ja) | 記憶デ−タ表示装置 | |
| JPS63256991A (ja) | 編集記憶装置 | |
| JPS6233396A (ja) | 半導体記憶装置 | |
| JPS60118884A (ja) | 画像修飾制御装置 | |
| JPS60124733A (ja) | マイクロプログラム制御回路 | |
| JPS61157955A (ja) | タグ制御方式 | |
| JPS60250435A (ja) | 情報処理装置 | |
| JPS646490B2 (ja) | ||
| JPS6020244A (ja) | スタツク制御方法 | |
| JPS6238942A (ja) | マイクロプログラム制御装置 | |
| JPS62143164A (ja) | 式記憶機能を備えた小型電子式計算機 |