JPH03218643A

JPH03218643A - 大電力用半導体装置

Info

Publication number: JPH03218643A
Application number: JP2245480A
Authority: JP
Inventors: Etsuo Yokota; 横田　悦男; Mitsuhiko Kitagawa; 光彦北川; Masaru Karasawa; 大唐澤
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-11-17
Filing date: 1990-09-14
Publication date: 1991-09-26
Anticipated expiration: 2011-03-27
Also published as: JPH0831606B2; KR930011702B1; KR910010656A; US5376815A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は、大電力用半導体装置に関する。

（従来の技術）従来、数十アンペアの大電流のスイッチングを行なう装
置として、大電力用トランジスタ装置がある。なかでも
、高速動作できる大電力用トランジスタ装置として、Ｉ
ＧＢＴ等のＭＯＳ複合型素子が形成されたペレットを組
み込んだものがある。以下、この種の装置をＩＧＢＴ装
置と称す。

第１７図は、Ｉ　ＧＢＴ装置の、特にベレット近傍の平
面パターンを部分的に示した図である。

同図において、参照符号１００は半導体基板を示してお
り、基板１００中には図示されないが素子としてＩＧＢ
Ｔが形成されている。基板１００の表面にはソース電極
１０１が形成され、ソース電極１０１はコンタクト孔１
０２を介し基板１００内のソース領域とコンタクトされ
る。この表面にはゲート電極１０３も形成され、ゲート
取り出し部１０３はコンタクト孔１０４を介して基板１
００中のポリシリコンから成るゲート電極にコンタクト
される。カソード電極は図示されない裏面に形成・され
る。

従来のＩＧＢＴ装置は、同図に示すようにソース電極１
０１及びゲート取り出し部１０３を外部電極まで導くた
めにボンディングワイヤ１０５を用いている。これによ
って、ベレット１００に形成された電極１０１や取り出
し部１０３を外部電極に電気的に接続できるものである
。以下、この種の装置を本明細書中、ボンディング型装
置と称する。

しかし、ボンディング型装置では、ボンディングワイヤ
によりベレット１００と外部電極とを電気的に接続する
ため、次のような問題がある。

先ず第１に、大電流を通電する装置でありながら、ボン
ディングワイヤ１０５が電流の主通路となるため、許容
電流値が小さい。又、装置内に何等かの原因により、許
容電流を超えるような過大電流が流れた場合、ボンディ
ングワイヤ１０５の溶断や、ボンディングワイヤ１０５
が電極から離脱する等の恐れがある。ボンディングワイ
ヤ１０５の溶断や離脱の発生は、大電流を扱う装置にお
いて、特に危険な点である。現在では、例えば別個にヒ
ューズを設け、ワイヤの溶断／，ｌ脱が発生した場合、
ヒューズを溶断して装置を速やかに停止させ、装置爆発
等を防止している。

又、ボンディング型装置は、上記のような問題かあるた
め、より一層の大電流通電化の実現が困難である。

第２に、大電流をスイッチングするため、発熱する機会
が多く、特に熱疲労に起因したボンディングワイヤ１０
５の劣化あるいは破断し易い。即ちワイヤの寿命が短い
。この点は、特に装置の耐用に影響を与える。

第３に、ボンディングワイヤ１０５は、ボンディングに
よりアルミニウム等から成る電極１０１や１０３等に結
合されるため、製造工程にバラツキがあれば、その接合
強度にバラツキが発生する。この点は、特に接合強度が
低くなった場合、電極からのワイヤの離脱が起り易くな
ることを示唆する。

（発明が解決しようとする課題）以上説明したように、従来のＩＧＢＴ等のＭＯＳ複合型
素子を内蔵した装置はボンディング型装置であるため、
ワイヤ溶断／離脱が発生する恐れがある。ワイヤ溶断／
離脱の発生の確率は、より大きい電流を流そうとすれば
する程高まり、より一層の大電流通電化の実現が難しい
。又、その寿命も短かいといった問題があった。

この発明は上記のような点に鑑み為されたもので、その
目的は、大電流を通電しても安全であり、しかも長寿命
である大電力用半導体装置を提供することにある。

［発明の構成］（課題を解決するための手段）この発明の大電力用半導体装置は、主表面を持つ半導体
基板と、前記主表面上方に前記基板と絶縁されて形成さ
れた第１の電極と、前記主表面に接して形成された第２
の電極と、前記第１の電極に圧接されて接続される第１
の電極板と、前記第２の電極に圧接されて接続される第
２の電極板と、を具備することを特徴とする。

さらに、主表面を持つ半導体基板と、前記主表面上方に
前記基板と絶縁されて形成され、複数に分割設定された
第１の電極群と、前記主表面に接して形成された第２の
電極と、前記第１の電極の群跨がって圧接されて接続さ
れる第１の電極板と、前記第２の電極に圧接されて接続
される第２の電極板と、を具備することを特徴とする。

又、前記第１の電極の前記主表面からの高さと、前記第
２の電極の前記主表面からの高さとが各々異なることを
特徴とする。

又、前記第２の電極は前記第１の電極の上を跨ぐ部分を
持ち、この部分の前記主表面からの高さはその他の部分
より低いことを特徴とする。

（作用）上記のような大電力用半導体装置によれば、基板と絶縁
されて形成された電極、即ちＭＯＳ等の絶縁型のゲート
が形成された基板を圧接し、装置とすることにより、ワ
イヤ溶断／離脱の恐れがなくなり、その安全性をより高
まるとともに、装置の寿命が延びる。

さらに、その絶縁型のゲートを複数に分割設定すれば、
前記ゲートに不良が発生しても、その他に設定されたゲ
ートにより装置を活性とでき、ペレット自体の歩留りを
向上できる。

又、上記のような大電力用半導体装置装置において、絶
縁型の第１の電極の高さと、第２電極の高さとをそれぞ
れ異ならせることにより、第１、第２の電極がそれぞれ
短絡することなく圧接型装置とできる。

又、前記第２の電極が前記第１の電極の上を跨ぐ部分を
持つ場合、この部分において前記主表面からの高さをそ
の他の部分より低くすることにより、圧接の際、第１の
電極を基板と絶縁させる部分、即ち、ゲート絶縁膜に直
接に圧力が加わらなくな．る。この結果、ゲート絶縁膜
等の破壊や特性変化等を防止できる。

（実施例）以下、図面を参照してこの発明を実施例により説明する
。

第１図は第１の実施例に係わる大電力用半導体装置、Ｉ
　ＧＢＴ装置の概略的な断面図である。

同図に示すように、半導体基板ＩＯには能動素子として
Ｉ　ＧＢＴが形成されている。その構造について説明す
ると、基板ＩＯの裏面からｐ型アノード領域ｌ２が形成
され、アノード領域ｌ２上にはｎ型コレクタ領域ｌ４が
形成されている。コレクタ領域ｌ４内には、基板ｌＯの
表面に達するｐ＋型ボディ領域１６．１６−　　ｐ＋型
ガードリングｌ８が形成されている。ボディ領域１Ｂ−
内には、ベースとして機能するｐ型ベース領域２０が設
けられる。ベース領域２０内には、ｎ１型ソース領域２
２が形成されている。

又、基板ｌＯの周縁には、ｎ＋型チャンネルストッパ２
４が形成されている。基板ＩＯの表面上方には、ソース
領域２２からコレクタ領域ｌ４に跨がるように設けられ
た、例えばポリシリコンから成るゲート電極２８が形成
されている。このゲート電極２８は、絶縁膜２６及びゲ
ート絶縁膜２６′によって基板ｌＯと絶縁されている。

又、絶縁膜２６は、その膜厚がゲート絶縁膜２６′より
厚く設定され、ゲート電極２８からの電界効果の影響を
受けないように例えば配慮される。ゲート絶縁膜２６−
は、その膜厚が絶縁膜２６より薄く設定され、ゲート電
極２８からの電界効果により、ベース領域２０の表面領
域にチャネルを形成できるようになっている。ゲート電
極２８の表面は層間絶縁膜３０により覆われており、他
の導体層と電気的に絶縁されている。層間絶縁膜３０に
は絶縁膜２６上のゲート電極２８に対応した開口部が設
けられており、この開口部を介して、例えばアルミニウ
ムから成るゲート配線３２がゲート電極２８に電気的に
接続されている。又、層間絶縁膜３０にはボディ領域１
６．　１６−　　ソース領域２２に通じる開口部も設け
られており、この開口部を介して、例えばアルミニウム
からなるソース電極３４がこれら領域ｌ６、１６−、２
２に電気的に接続されている。その他の夷極としては、
基板ｌＯの能動領域の端部において、ボディ領域１Ｂと
電気的に接続され、例えばアルミニウムから成るフィー
ルドプレート電極３Ｂ、基板ｌＯの周縁部に存在するチ
ャンネルストッハ２４と電気的に接続され、例えばアル
ミニウムから成る等価電位電極３８が、それぞれ装置の
信頼性を維持あるいは向上させるために設けられている
。

基板１０の裏面にはアノード領域ｌ２と電気的に接続さ
れ、例えばアルミニウムから成るアノード電極４０が形
成されている。さらに、この実施例では導体層４２がソ
ース電極３４の上に導体層４２が積み増されている。導
体層４２はソース電極３４と一体化されており、導体層
４２もソース電極を構成する。導体層４２の具体的な構
成材料はアルミニウムである。

このアルミニウムは、例えばゲート配線３２、フィール
ドプレート電極３６、等価電位電極３８等と同じもので
ある。導体層４２にはソース圧接用電極板４４が圧力Ｐ
により圧接され、電気的に導通される。

又、ソース圧接用電極板４４には開口部４６が設けられ
ており、開口部４６を介してベレットのほぼ中央でゲー
ト圧接用電極板４Ｂかゲート取り出し部３２Ａに圧接さ
れることにより接続されている。参照符号５０はゲート
圧接用電極板４８とソース圧接用電極板４４とが短絡し
ないようするための絶縁物で、通常、ポリフッ化エチレ
ン系樹脂で構成されるものである。又、アノード電極４
０にはアノード圧接用電極板５２が圧接され、電気的に
導通される。以下、この種の装置を本明細書中、圧接型
装置と称する。

上記構成の圧接型装置では導体層４２がソース電極３４
の上に積み増されている。これにより、ソース電極３４
の基板１０主表面からの高さが、ゲート配線３２、フィ
ールドプレート電極３６、等価電位電極３８の高さと異
なるようになる。このように、ソ一ス電極３４の高さと
ゲート配線３２等の高さとをそれぞれ違えることにより
、基板１０の表面に配設されたゲート配線３２に接触す
ること無く、ソース圧接用電極板４４をソース電極３４
に圧接できる。

又、基板ＩＯの主表面から上方に設けられる電極に高低
差が付けられることにより、基板１０の主表面が平坦な
まま圧接型装置に適したペレットを得るこホができる。

例えば従来の圧接型装置に適したベレットといえば、基
板の主表面に溝を掘ることによって電極に高低差をつけ
た所謂“メサ型“ベレットである。しかし、メサ型ペレ
ットは基板の主表面に傷をつける、即ち溝を掘るので、
例えば溝深さのバラツキに起因した耐圧劣化や通電電流
の局部的偏在等を招き、素子の信頼性、特性の均一化等
が難しい。その点、この実施例では、基板の主表面から
上方に設けられた電極自体に高低差を付けるので、基板
の主表面に傷をつけることはなく、信頼性が高く、特性
の均一化等を図り易い圧接型に適したベレットを得るこ
とができる。

又、ベレットｌＯの表面に配設されたゲート配線３２、
フィールドプレート電極３６、等価電位電極３８の表面
が、例えばポリイミド系樹脂による絶縁物５４により覆
われている。このようにゲート配線３２等を絶縁物５４
で覆うことにより、各電極板４４、４８、５２に圧力Ｐ
を加えた際、例えば導体層４２が潰れてゲート配線３２
等の近くにせり出しても、導体層４２とゲート配線３２
等との短絡を防止できる。

尚、ゲート取り出し部３２Ａでは絶縁物５４が除去され
ており、ゲート圧接用電極板４８との電気的導通は可能
となっている。

又、この実施例では、ソース電極３４が幾つかに分割さ
れ、これら分割されたソース電極３４の間を縫うように
ゲート配線３２が基板ｌＯの主表面を全体的に網羅する
ように配設されている。そして、ゲート配線３２は基板
ＩＯの主表面を網羅するように配設されるとともにゲー
ト電極２８に接続されている。このようにすれば、ポリ
シリコンから成り抵抗が大きいゲート電極２８を、アル
ミニウム等から成り抵抗が小さいゲート配線３２によっ
てシャントできる。従って、基板１０に設けられたゲー
ト電極２８の抵抗が小さくなり、素早くペレット全体に
ゲート信号を伝達でき、装置の動作をより高速化するこ
とも可能である。

以上のように、上記実施例によれば、ＩＧＢＴを圧接型
装置に組み込むことにより、大電流を通電しても高い安
全性か得られるとともに装置寿命の延命を達成すること
ができる。

次に、上記実施例に係わるＩＧＢＴ装置の製造方法につ
いて第１図及び第２図（ａ）乃至（ｄ）を参照して説明
する。第２図（ａ）乃至（ｄ）は、上記ＩＧＢＴ装置の
特にペレット近傍の平面パターンを部分的に示した図で
ある。尚、第２図（ａ）乃至（ｄ）のＡ−Ａ−線は、第
１図と対応した断面が得られる箇所を示す。又、第１図
と同一の部分には同一の参照符号を付す。

先ず、比抵抗０、０１〜０，０２Ω・ｃｍ，厚さ４５０
μｍ程度のｐ型基板（１２に相当）に、例えば１０００
Ｖ耐圧クラスであれば、６０〜８０Ω・ｃｍ，厚サ９０
〜　１００μｍ程度のｎ型エビタキシャル層（１４に相
当）を形成する。次いで、厚さ約１．５μｍの図示せぬ
酸化膜を形成する。次いで、写蝕刻技術を用いて、図示
せぬ酸化膜を選択的に除去する。次いで、図示せぬ酸化
膜をマスクに、例えばボロンを加速電圧３５Ｋ　ｅ　Ｖ
、ドーズ量２Ｘ　１０１５ｃ　ｍ−２等の条件でイオン
注入し、温度１２００℃、約１２時間の熱拡散を行ない
、ｐ＋型ボディ領域ｌ６、１６゛ｐ″′型ガードリング
ｌ８をそれぞれ形成する。次いで、酸化膜２６を形成し
、写真蝕刻技術を用いて酸化膜２６を選択的に除去する
。

次いで、除去された領域に厚さ１０００人の酸化膜２６
′を形成する。次いで、厚さ５００（ｌλ程度のポリシ
リコンを形成し、写真蝕刻技術によりゲート電極２８に
パターニングする。参照符号６０は、バターニングによ
りポリシリコンが除去された箇所を示している。次いで
、写真蝕刻技術を用いて図示せぬレジストパターンを形
成し、このパターンをマスクに、例えばボロンを加速電
圧６０ＫｅＶ，ドーズｊｉｉ　１．Ｉ　Ｘ　１０”　ｃ
　ｍ−２等の条件でイオン注入する。次いて、レジスト
を剥がし、次いで、温度１１００℃、約ＩＯ時間の熱拡
散を行いｐ型ベース領域２０を形成する。次いて、再度
、写真蝕刻技術を用いて図示せぬレジストパターンを形
成し、このパターンをマスクに、例えばボロンを加速電
圧３５ＫｅＶ，　　ドーズｊｉｔ　ＩＸ　１０”ｃ　ｍ
−２等の条件でイオン注入する。次いで、レジストを剥
がし、次いで、温度１１００℃、約９０分間の熱拡散を
行ない、ｐ＋型ボディ領域１Ｂ＝のうち、電極がコンタ
クトされる部分をやや高不純物濃度化する（第１図、第
２図（ａ））。

次いで、装置の全面に酸化膜を形成し、写真蝕刻技術を
用いてベレット１０の周縁部にチャネルストッパ２４を
形成する。次いで、写真蝕刻技術を用いて図示せぬレジ
ストパターンを形成し、このパターンをマスクに、例え
ばヒ素を加速電圧４０ＫｅＶ，　　ドーズ量２Ｘ　２０
１５ｃ　ｍ−２等の条件でイオン注入する。次いで、レ
ジストを剥がし、次いで、温度１０００℃、約２０分間
の熱拡散を行ない、ｎ＋型ソース領域２２を形成する。

このとき、チャネルストッパ２４及びポリシリコンから
なるゲート電極２８にもヒ素が、例えば導入される。次
いで、例えばＣＶＤ法を用いて装置の全面に、酸化膜、
ＢＰＳＧ膜、ＰＳＧ膜等からなる層間絶縁膜３０を、約
１．５μｍＢ庫形成し、この後、塩化ホスホリル（ＰＯ
Ｃｌ３）を蒸発源としたリンゲッタ処理を行なう。次い
で、写真蝕刻技術を用いて、ソースコンタクト孔６２を
形成する。次いで、例えばスバッタ法を用いて装置の全
面に、第１層アルミニウム層を形成する。次いで、写真
蝕刻技術を用いて第１層アルミニウム層をソース電極３
４の形状にパターニングする（第１図、第２図（ｂ））
。

次いで、写真蝕刻技術を用いて、層間絶縁膜３０にゲー
ト電極２８に通じる開口部６２を形成する。

次いで、例えばスパッタ法を用いて装置の全面に、第２
層アルミニウム層を形成する。次いで、写真蝕刻技術を
用いて第２層アルミニウム層をゲート配線３２、フィー
ルドプレート電極３６、等価電位電極３８の形状にバタ
ーニングする。この時、第２層アルミニウムをソース電
極３４上に残し、導体層４２を形成する（第１図、第２
図（Ｃ））。

次いで、例えばポリイミド等の絶縁物５４を装置の全面
に塗布する。次いで、塗布された絶縁物５４をベーキン
グする。次いで、ソース電極３４上方、及びゲート取り
出し部３２Ａ上方に存在する絶縁物５０を、写真蝕刻技
術を用いて選択的に除去する。

次いで、基板裏面を、約５０μｍ程度ラッピングし、裏
面にアルミニウムを約１０μｍ程度形成し、アノード電
極４０を形成する。

以上のような工程の後、例えばウエーハのカッティング
を行なう。カッティング例としては、例えば径ｌｏｏｍ
　ｍのウエーハであれば、径３３ｍ　ｍのペレット（Ｉ
Ｆ３００Ａ）を４つ配置でき、１枚のウェーハを４つの
ベレットにカッティングする。次いて、カッティングす
ることにより得られたペレットを、図示せぬ圧接型パッ
ケージに収め、電極板４４、４８及び５２を対応する電
極にそれぞれ圧接させることにより上記実施例に係わる
ＩＧＢＴ装置が完成する（第１図、第２図（ｄ））。

この発明ではベレットの形状を如何なる形状としても良
い。例えばベレットの形状を四角としても円形としても
良い。圧接型装置には、従来から大型ＧＴＯ等がある。

この種の大型ＧＴＯではベレットが円形であり、円形の
ペレットを収容する圧接型パッケージは既知のものであ
る。そこで、第１の実施例で説明したペレットの形状を
円形とし、現用のＧＴＯ用圧接型パッケージに収容すれ
ば、この発明のために特殊な圧接型パッケージを製作す
る必要がない。

第３図は第１の実施例で説明したペレットを円形とした
場合を概略的に示したパターン平面図である。尚、同図
はポリシリコンからなるゲート電極を形成した時の状態
を示している。同図において、第１図と同一の部分には
同一の参照符号を付す。

同図に示すように、例えばポリシリコンから成るゲート
電極２８が基板ＩＯに形成されている。

ゲート電極２８には、基板１０内に形成された図示され
ないソース領域等に通じる開口部６０が複数形成されて
いる。参照符号６４の領域はゲート圧接用電極板が圧接
される領域を示している。参照符号６６の領域はガード
リング等が形成されるベレット周縁部を示している。

尚、図示しないがゲート電極２８の上には、これのパタ
ーンに対応したゲート配線が形成される。

このようにＩＧＥＴを形成したペレットを円形とすれば
、圧接型パッケージに現用の大型ＧＴＯ用圧接型パッケ
ージを利用でき、特殊な圧接型パッケージを新たに製作
する必要もなく、装置の低価格ｆヒを実現できる。

次に、この発明に係わる圧接型のＩＧＢＴ装置と、従来
のボンディング型のＩＧＢＴ装置とのＴ　Ｐ　Ｔ　（Ｔ
ｈｅｒｍａｌ　Ｆａｔｉｑｕｅ　Ｔｅｓｔ　：熱疲労テ
スト）の結果について説明する。

第４図はＴＰＴの結果（破壊した装置の分布状況）を示
す図である。

今回のＴＰＴの条件は、ペレットとパッケージとの温度
差を９０℃（ペレット３５℃、パッケージ１２５℃）と
し、正弦半波電流を通電して温度を上昇させてから空冷
した。このような温度上昇〜冷却を１サイクルとし、何
サイクルで装置が破壊するかを調べたものである。

同図において、参照符号Ａは破壊したボンディング型の
ＩＧＢＴ装置の分布を示し、参照符号Ｂは破壊した圧接
型のＩＧＢＴ装置の分布を示している。同図に示すよう
に、ボンディング型のＩＧＢＴ装置は１万サイクル前後
で破壊したものが多いが、圧接型のＩＧＢＴ装置は、ほ
とんどのものが５万サイクル以上まで破壊しなかった。

この結果から、この発明に係わる圧接型のＩＧＢＴ装置
は寿命が長いことが判明した。

第５図は第２の実施例に係わるＩＧＢＴ装置に用いるペ
レットのパターン平面図である。

第５図において、第３図と同一の部分については同一の
参照符号を付し異なる部分についてのみ説明する。

同図に示すように、ゲート電極が複数の島２８１〜２８
、６に分割されている。このように、ゲート電極を複数
の島２８１〜２８．。に分割すると、ベレットの歩留り
を向上させられる。参照符号２１ｉＡはゲート圧接用電
極板を圧接する際、圧接される部分を平坦とし、ゲート
取り出し部に対して過大な圧力がかからないようにする
ための補強部材である。補強部材２８Ａは、例えば島２
８，〜２８ｌ６と同じポリシリコンで構成されるが、格
別に電極として機能するものではない。

尚、図示はしないが、島２８１〜２８．６の上には、こ
れらにそれぞれ対応した形状のゲート配線が形成される
。又、補強部材２８Ａの上にも、これに対応した形状の
補強用のアルミニウムが残される。

例えば第３図に示されるゲート電極は一枚のポリシリコ
ンのプレートから成るものである。この場合、ゲート電
極のどこかで、例えばゲート〜ソース間の耐圧不良が一
箇所でも発生すると、そのベレットは不良品となってし
まう。そこで、第５図に示すように、ゲート電極を複数
の島に分割する。複数の島に分割すれば、どこかの品で
耐圧不良が生じたとしても、その他の島は正常であるこ
とから、正常な島のみを用いてＩＧＢＴを活性なものと
できる。

例えば直径５０ｍ　ｍのペレットを例にとれば、第３図
に示すペレットはソース領域に対応したゲト電極の面積
か大体１６００ｍ　ｍ　２となり、かなりの確率で耐圧
不良、例えばゲート〜ソース間リク電流が顕著に大きい
ものが生産される。しかし、第５図に示すペレットでは
、例えばゲート電極パターンを１６個の島に分割するの
で、ソース領域に対応した島の面積を約１００ｍ　ｍ　
２とできる。これぐらいの面積であると、耐圧不良の箇
所が起こる確率はかなり低い。そればかりか、上述した
ように耐圧不良を起こした島があったとしても、この島
を使用しないで、その他の正常な島でＩＧＢＴを活性と
できるのでベレットは不良品とはならず、歩留りが向上
する。

第６図は、第５図に示した島の一つを抽出して示した図
である。

同図に示すように、島２８ｎには、基板内に形成されて
いる図示せぬソース領域に通じる開口部６０が形成され
ている。島２８ｎは、開口部６０が形成されている部分
と、ゲート圧接用電極板か圧接される箇所７０と、これ
らを電気的につなぐゲート接続部７２とから構成される
。

次に、第５図に示したペレットの具体的な取り扱い方法
について説明する。

上記ペレットでは、ウエーハ工程終了後の検査工程時、
分割された島毎にゲート〜ソース間リーク電流を各々測
定する。この測定は、例えばウェーハブローバ等を用い
て行う。即ち、ベレットの表面に露呈しているソース電
極及びゲート電極にプローブを当て、所定の検査信号を
ソース電極及びゲート電極に供給し、ゲート〜ソース間
リーク電流の有無を判定する。

もし、ある島にゲート〜ソース間リーク電流が有ると判
定されたならば、その島のみにゲート〜ソース間に過大
電圧を印加し、ゲート〜ソース間の絶縁を破り、両者を
完全にショートさせてしまう。さらに、その島のゲート
接続部（第６図参照符号７２）を切断する。このような
操作を施すことにより、耐圧不良があった島をベレット
から電気的に切り離してしまう。ゲート接続部の切断の
方法としては、先ず、接続部に対応した領域上のアルミ
ニウムから成るゲート配線をエッチングあるいは削る。

次いで、露出した接続部を構成するポリシリコンをエッ
チングすれば良い。

第７図は、耐圧不良がある島をペレット上から電気的に
切り離した状態を示すパターン平面図である。同図にお
いて第５図と同一の部分には同一の参照符号を付し、異
なる部分についてのみ説明する。

同図に示すように、例えば島２８４の参照符号７４に示
される箇所か不良を起こしたと仮定し、島２８４が耐圧
不良と判定されたものとする。参照符号７６に示すよう
に、接続部が切断され、島２８４は電気的にペレットか
ら切り離されている。圧接用パッケージには不良である
島２８４を電気的に切り離したままのベレットが収容さ
れる。

第８図（ａ）及び（ｂ）は、第２の実施例の変形例に係
わるＩＧＢＴ装置に用いるペレットのパターン平面図で
ある。第５図において、第３図と同一の部分については
同一の参照符号を付し異なる部分についてのみ説明する
。

同図（ａ）に示すように、この変形例は？２８１〜２８
■６のパターンを改良し、圧接される領域６４まで延在
させないようにしたものである。ゲート電位の供給は、
同図（ｂ）に示すようにゲト配線３２、〜３２．６を圧
接される領域６４まて延在させ、これらに対しゲート圧
接用電極板を圧接することによりゲート電位を島２８，
〜２８１６にそれぞれ伝えるようにする。不良な島の切
り離しを行うにはゲート取り出し部３２，Ａ〜３２１６
Ａと島２８、〜２８，６との間のゲート配線３２１〜３
２，６を切断すれば良い。

次に、第３の実施例に係わるＩ　ＧＢＴ装置について説
明する。

第９図は第１の実施例に係わるＩＧＢＴ装置のペレット
近傍を概略的に示した断面図である。

第９図において、第１図と同一の部分については同一の
参照符号を付す。

同図に示すように、第１の実施例では、第１層目のアル
ミニウムでソース電極３４を形成し、次いで、第２層目
のアルミニウムで上記ソース電極３４上に導体層４２を
積み増すとともに、図示されぬゲート配線等を形成する
。

しかし、上記方法であると、ソース電極３４のうち、ゲ
ート電極２８上方に位置する部分がソース領域２２に接
触する部分よりその高さか高くなる。

このままであると、ソース圧接用電極板４４は、ソース
電極３４のうち、突出しているゲート電極２８上方の部
分のみ圧接されるようになり、ゲート絶縁膜２Ｂ一に多
大な圧力がかかってしまう。ゲート絶縁膜２Ｂ−に圧力
がかかると絶縁膜の破壊や絶縁膜中の界面電荷密度の変
動を起こし昌くなり、歩留りが低下するとともにゲート
絶縁膜２６″の信頼性の低下を招く。

第１０図は第３の実施例に係わるＩＧＢＴ装置のベレッ
ト近傍を概略的に示した断面図である。

第１０図において、第１図と同一の部分については同一
の参照符号を付し異なる部分についてのみ説明する。

同図に示すように、第３の実施例では、圧接の際、ゲー
ト絶縁膜に直接に圧力が加わってしまうと云った点に鑑
み、ゲート電極２８上方のソース電極３４の高さを、そ
の他の部分より低くしたものである。具体的には、ソー
ス領域２２等に通じる開口部内に、部分的に第１層目ア
ルミニウム３４Ａを残す。これら部分的に残された第１
層目アルミニウム３４Ａの基板ｌＯの主表面からの高さ
は、例えば層間絶縁膜３０より高くする。そして、第２
層目アルミニウム４２で、部分的に残された第１層目ア
ルミニウム３４Ａをソース電極として機能できるように
互いに接続する。これにより、圧接の際の圧力が直接に
ゲート絶縁膜２６′にかからなくなり、ゲート絶縁膜２
Ｂ−の信頼性の低下を防止できる。そして、素子の特性
等も良好に維持できるとともに、ゲート絶縁膜の破壊も
少なくなり、この発明に係わるＩＧＢＴ装置を歩留り良
く生産できる。

尚、参照符号２ＯＡは、第１図では示さなかったが、ベ
ース領域におけるソース電極コンタクトのための高濃度
部分である。

第１１図は第４の実施例に係わるＩＧＢＴ装置のペレッ
ト近傍を概略的に示した断面図である。

第１１図において、第１図と同一の部分については同一
の参照符号を付し異なる部分についてのみ説明する。

同図に示すように、第４の実施例では、部分的に残され
る第１層目アルミニウム３４Ａの主表面からの高さを、
層間絶縁膜３０の高さとほぼ同じとしたものである。例
えばこのような方法により、ソース電極を平坦化しても
、ゲート絶縁膜２６′に直接加わる圧力を分散でき、第
３の実施例と同様な効果が得られるものである。

第１２図は第５の実施例に係わるＩＧＢＴ装置のペレッ
ト近傍を概略的に示した断面図である。

第１２図において、第１図と同一の部分については同一
の参照符号を付し異なる部分についてのみ説明する。

同図に示すように、第５の実施例では、第１層目のアル
ミニウムから成るソース電極３４のうち、ゲート電極２
８に対応した部分の高さを、選択的に低くしたものであ
る。このようにしても、ゲート絶縁膜２６゛に加わる圧
力を軽減でき、第３の実施例と同様な効果か得られるも
のである〇次に、第３〜第５の実施例で用いたペレット
の製造方法について説明する。

第１３図（ａ）乃至第１３図（ｄ）は、第１の製造方法
を工程順に示した断面図である。第１３図（ａ）乃至第
１３図（ｄ）において、第１図と同一の部分には同一の
参照符号を付す。

同図（ａ）に示すように、基板ｌＯ内にボディ領域１６
゛、ベース領域２０、ソース領域２２等を形成し、基板
ｌＯの主表面上にゲート絶縁膜２６′、ゲート電極２８
、層間絶縁膜３０等を形成した後、ソース領域２２等に
通じる開口部６２を層間絶縁膜３０に形成する。

次に、同図（ｂ）に示すように、装置の全面に、例えば
スパッタ法を用いて第１層目のアルミニウム３４Ａを形
成する。

次に、同図（Ｃ）に示すように、ホトレジストを塗布し
、写真蝕刻技術を用いて、例えば開口部６２に対応した
レジストバタ〜ン８０を形成する。

次いで、パターン８０をマスクに、第１層目のアルミニ
ウム３４Ａの一部を選択的に除去する。

次に、同図（ｄ）に示すように、装置の全面に、例えば
スバッタ法を用いて第２層目のアルミニウムを形成し、
写真蝕刻技術を用いて、例えば図示せぬゲート配線、及
びソース電極に対応した導体層４２のパターンにパター
ニングする。

上記の方法によれば、第１０図に示したペレットを製造
できる。又、開口部６２内において、第１層目のアルミ
ニウム３４Ａの膜厚を、層間絶縁膜３０の高さと同じ程
度とすれば、第ＩＩ図に示したペレットを製造できる。

第１４図（ａ）乃至第１４図（ｄ）は、第２の製造方法
を工程順に示した断面図である。第１４図（ａ）乃至第
１４図（ｄ）において、第１図と同一の部分には同一の
参照符号を付す。

同図（ａ）に示すように、第１３図（ａ）の工程と同様
にしてソース領域２２等に通じる開口部６２を層間絶縁
膜３０に形成する。

次に、同図（ｂ）に示すように、ホトレジストを塗布し
、写真蝕刻技術を用いて、例えばゲート電極２８に対応
した、例えば逆テーパ状のレジストパターン８４を形成
する。次いで、装置の全面に、例えばスバッタ法を用い
て第１層目のアルミニウム３４Ａを形成する。この時、
アルミニウム３４Ａは、パターン８４の開口部８２Ａで
分離される。

次に、同図（Ｃ）に示すように、レジストパターン８４
を、これの上にのっているアルミニウム３４Ａとともに
剥がし、開口部６２の部分のみにアルミニウム３４Ａを
部分的に残す（リフトオフ技術）。

次に、同図（ｄ）に示すように、装置の全面に、例えば
スパッタ法を用いて第２層目のアルミニウムを形成し、
写真蝕刻技術を用いて、例えば図示せぬゲート配線、及
びソース電極に対応した導体層４２のパターンにパター
ニングする。

上記の方法によれば、第１０図に示したペレットを製造
できるとともに、第１の方法同様、開口部６２内におい
て、第１層目のアルミニウム３４Ａの膜厚を、層間絶縁
膜３０の高さと同じ程度とすれば、第１１図に示したベ
レットをも製造できる。

第１５図（ａ）乃至第１５図（ｄ）は、第３の製造方法
を工程順に示した断面図である。第１５図（ａ）乃至第
１５図（ｄ）において、第１図と同一の部分には同一の
参照符号を付す。

同図（ａ）に示すように、第１３図（ａ）の工程と同様
にしてソース領域２２等に通じる開口部８２を層間絶縁
膜３０に形成する。この時、開口部６２の形成の際に使
用したホトレジストパターン８６を残しておく。

次に、同図（ｂ）に示すように、装置の全面に、例えば
スパッタ法を用いて第１層目のアルミニウム３４Ａを形
成する。この時、アルミニウム３４Ａは、パターン８６
の開口部６２Ａで分離される。

次に、同図（Ｃ）に示すように、レジストパターン８６
を、これの上にのっているアルミニウム３４Ａとともに
剥がし、開口部６２の部分のみにアルミニウム３４Ａを
部分的に残す（リフトオフ技術）。

上記の方法によっても、第１０図に示したベレット、第
１１図に示したベレットを製造できる。

又、第３の方法で、第１５図（ａ）及び第１５図（ｂ）
に示されるレジストパターン８Ｂを、当初から逆テーパ
状とすれば同図（Ｃ）の工程でリフトオフし品くできる
。この場合には開口部６２を、逆テーパ状のパターン８
Ｂをマスクとして形成される。

第１６図（ａ）乃至第１６図（Ｃ）は、第４の製造方法
を工程順に示した断面図である。第１８図（ａ）乃至第
１６図（ｃ）において、第１図と同一の部分には同一の
参照符号を付す。

同図（ａ）に示すように、第１３図（ｂ）に示した工程
と同様に、装置の全面に、例えばスパッタ法を用いて第
１層目のアルミニウム３４Ａを形成する。

次に、同図（ｂ）に示すように、ホトレジストを塗布し
、写真蝕刻技術を用いて、例えば開口部６２に対応した
レジストパターン８８を形成する。

次いで、パターン８Ｂをマスクに、第１層目のアルミニ
ウム３４Ａの一部を選択的にエッチングし、その膜厚を
減少させる。

次に、同図（Ｃ）に示すように、パターン８８を剥離す
る。

上記の方法によれば、第１２図に示したペレットを製造
できる。

尚、この発明は上記実施例に限られることは無く、種々
の変更が可能である。例えば上記実施例では、ペレット
に形成する素子はＩＧＢＴとしたが、例えばＭＯＳサイ
リスタ、ＭＯＳＧＴＯ，パワーＭＯＳＦＥＴ等としても
良い。

さらに、平坦な基板主表面を持ちながら、主表面上方に
形成される電極に高低差を付けることにより圧接型に適
したベレットを得られる点を考えれば、バイポーラトラ
ンジスタ、サイリスタ、ＧＴＯ等のベース電流注入によ
り制御される素子としても良い。この場合には、基板主
表面に傷を付けないで圧接型に適したベレットとてきる
ので、耐圧劣化、素子特性のバラツキ、通電電流の局部
的偏在等が無く、特性が極めて良好な素子をペレット内
に得ることができる。

その他、この発明の主旨を逸脱しない範囲で種々変更で
きることは勿論である。

［発明の効果］以上説明したように、この発明によれば大電流を通電し
ても安全であるとともに長寿命である大電力用半導体装
置を提供できる。

【図面の簡単な説明】

第１図は第１の実施例に係わるＩＧＢＴ装置の概略的な
断面図、第２図（ａ）乃至（ｄ）は第１の実施例に係わ
るＩＧＢＴ装置のペレット近傍を製造工程順に示した平
面図、第３図は第１の実施例に係わるＩＧＢＴ装置のペ
レットを円形とした場合のパターン平面図、第４図はＴ
ＰＴの結果を示す図、第５図は第２の実施例に係わるＩ
ＧＢＴ装置に用いるペレットのパターン平面図、第６図
は第５図に示した島の一つを抽出して示した図、第７図
は耐圧不良がある島を切り離した場合のパターン平面図
、第８図（ａ）及び（ｂ）は、第２の実施例の変形例に
係わるＩ　ＧＢＴ装置に用いるベレットのパターン平面
図、第９図は第１の実施例に係わるＩ　ＧＢＴ装置のベ
レット近傍を概略的に示した断面図、第ｌＯ図は第３の
実施例に係わるＩＧＢＴ装置のペレット近傍を概略的に
示した断面図、第１１図は第４の実施例に係わるＩ　Ｇ
ＢＴ装置のベレット近傍を概略的に示した断面図、第１
２図は第５の実施例に係わるＩ　ＧＢＴ装置のペレット
近傍を概略的に示した断面図、第１３図（ａ）乃至第１
３図（ｄ）は第１の製造方法を工程順に示した断面図、
第１４図（ａ）乃至第１４図（ｄ）は第２の製造方法を
工程順に示した断面図、第１５図（ａ）乃至第１５図（
ｄ）は第３の製造方法を工程順に示した断面図、第１６
図（ａ）乃至第ＩＢ図（ｃ）は第４の製造方法を工程順
に示した断面図、第１７図は従来のＩ　ＧＢＴ装置のペ
レット近傍を概略的に示した平面図である。ｌＯ・・・半導体基板、ｌ２・・・アノード領域、ｌ４
・・・コレクタ領域、２０・・・ベース領域、２２・・
・ソース領域、２８・・・ゲート電極、２８、〜２８、
６・・・島、３２・・・ゲート配線、３４・・・ソース
電極、４２・・・導体層、４４・・・ソース圧接用電極
板、４８・・・ゲート圧接用電極板、５４・・・絶縁物
。

Claims

【特許請求の範囲】

（１）主表面を持つ半導体基板と、前記主表面上方に前記基板と絶縁されて形成された第１
の電極と、前記主表面に接して形成された第２の電極と、前記第１
の電極に圧接されて接続される第１の電極板と、前記第２の電極に圧接されて接続される第２の電極板と
、を具備することを特徴とする大電力用半導体装置。
（２）主表面を持つ半導体基板と、前記主表面上方に前記基板と絶縁されて形成され、複数
に分割設定された第１の電極群と、前記主表面に接して
形成された第２の電極と、前記第１の電極群に跨がって
圧接されて接続される第１の電極板と、前記第２の電極に圧接されて接続される第２の電極板と
、を具備することを特徴とする大電力用半導体装置。
（３）前記第１の電極の前記主表面からの高さと、前記
第２の電極の前記主表面からの高さとが各々異なること
を特徴とする請求項（１）若しくは（２）記載の大電力
用半導体装置。
（４）前記第２の電極は、前記第１の電極の上を跨ぐ部
分を持ち、この部分の前記主表面からの高さは、その他
の部分より低いことを特徴とする請求項（１）若しくは
（２）記載の大電力用半導体装置。