JPS62149145A - 混成集積回路 - Google Patents

混成集積回路

Info

Publication number
JPS62149145A
JPS62149145A JP61193474A JP19347486A JPS62149145A JP S62149145 A JPS62149145 A JP S62149145A JP 61193474 A JP61193474 A JP 61193474A JP 19347486 A JP19347486 A JP 19347486A JP S62149145 A JPS62149145 A JP S62149145A
Authority
JP
Japan
Prior art keywords
substrates
insulating film
integrated circuit
hybrid integrated
conductive path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61193474A
Other languages
English (en)
Inventor
Akira Kazami
風見 明
Katsutoshi Uchida
内田 勝利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP61193474A priority Critical patent/JPS62149145A/ja
Publication of JPS62149145A publication Critical patent/JPS62149145A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0393Flexible materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5449Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は混成集積回路に関し、特に折曲げ構造の混成集
積回路の改良に関する。
(ロ)従来の技術 従来の混成集積回路は第4図に示す如く、金属基板(1
)の−主面に絶縁薄層を設けて所望の導電路(2)を設
け、導電路(2)上に半導体集積回路、チップ抵抗ある
いはチップコンデンサー等の回路素子(3)を固着して
、第5図の如く外部リード(4)のみを残して全体を樹
脂(5)でモールドして形成していた。
(ハ)発明が解決しようとする問題点 断る混成集積回路は金属基板(1)の−主面に形成され
るため、ある程度の集積度を確保するには高さが必要と
なり、電子機器の薄型化設計の難点となっていた。この
原因は主として外部リード(4)の固着パッド(6)に
かなりの面積が必要となるためである。
(ニ)問題点を解決するための手段 本発明は上述した点に鑑みてなされたものであり、第1
図及び第2図に示す如く、離間した二枚の同一形状の金
属基板(11)<12)を絶縁フィルム(13)で結合
させ、絶縁フィルム(13)上に所望形状の導電路(1
4)を設け、金属基板(11)(12)上の導電路(1
3)上に回路素子(15)を設けて基板(11)(12
)間の絶縁フィルム(13)を曲折許せて基板(11)
(12)の反対主面を当接配置きせる。
(ホ)作用 斯上の如く、離間した同一形状の二枚の金属基板を絶縁
フィルムで結合し、絶縁フィルム上に導電路を設け、二
枚の基板上の導電路上に回路素子を設け、基板間の絶縁
フィルムを曲折許せて夫々基板の反対主面を接する様に
配置することで、夫々の基板の反対主面がピッタリと接
すると共に混成集積回路の高さを従来の半分にすること
ができる。
(へ)実施例 以下に第1図及び第2図に示した実施例に基づい工本発
明を詳述する。
本発明の混成集積回路は第1図および第2図に示す如く
、二枚の金属基板(11)<12)と、基板(11)(
12〉を接続する絶縁フィルム(13)と、フィルム(
13)上に設けた導電路り14)と、導電路り14)上
に固着した半導体集積回路、チップ抵抗あるいはチップ
コンデンサー等の複数の回路素子(15)とを具備して
いる。
金属基板(11)け2)は第2図に示す如く、夫々同一
形状の0.5〜1.0■厚の良熱伝導性のアルミニウム
で形成され、エポキシ樹脂等の接着剤により基板(11
)(12)を夫々の厚みだけ離間させてポリイシド等の
絶縁フィルム(13)で接続する。絶縁フィルム(13
)の反対主面には導電路<14)となる銅箔を貼着して
おき、銅箔を選択的にエツチングして所望形状の導電路
り14)を形成する。導電路(14)−は第1図からも
明らかな様に一方の基板(12)の端部に外部リード(
16)を半田付けするパッド(17)を並べ、パッド(
17)から導電路(14〉を絶縁フィルム(13)上に
延在させる。回路素子(15)を固着する導電路(14
)の部分は両方の基板m)(12)上に位置する様に設
計し、基板(11)(12)の離間部分には折曲げのた
め回路素子(15)を設けない。
回路素子(15)を組込んだ後、基板(11)(12)
の離間部分で絶縁フィルム(13)を折曲げて第3図に
示す如く、基板(11)(12)の夫々の反対主面をち
ょうど当接させて、外部リード(16)を残して全体を
樹脂(18)でモールドする。
(ト)発明の効果 本発明に依れば、同一形状の二枚の金属基板を折曲げ配
置することにより夫々の基板の反対主面がピッタリと当
接すると共に従来と同じ集積度を有する混成集積回路を
約半分の高さにでき、且つフレキシブルな絶縁フィルム
(13)を採用することによって両基板m>(12)の
導電路(14)の接続も不要となり従来と同様の方法で
製造できる。この結果従来では基板の片面利用であった
ものが、本発明では基板の両面利用と等価となり混成集
積回路の小型化に大きく寄与できる。
【図面の簡単な説明】
第1図は本発明による混成集積回路を説明する平面図、
第2図はその側面図、第3図は本発明の完成した混成集
積回路の断面図、第4図は従来の混成集積回路を示す平
面図、第5図はその側面図である。 (11)(12)は金属基板、(13〉は絶縁フィルム
、(14)は導電路、(15)は回路素子、(16)は
外部り一ド、(17)はパッド、(18)は樹脂である

Claims (1)

    【特許請求の範囲】
  1. (1)二枚の金属基板と該金属基板を離間して結合する
    絶縁フィルムと該フィルム上に設けた所望形状の導電路
    と該導電路上に固着される複数の回路素子とを具備し、
    前記両金属基板を同一形状とし、前記両基板上の導電路
    上のみに前記回路素子を設け、両基板間の絶縁フィルム
    を曲折して前記基板の反対主面を接する様に配置し、前
    記両基板に設けた回路素子を前記絶縁フィルムの曲折部
    分上に延在される導電路を介して接続することを特徴と
    する混成集積回路。
JP61193474A 1986-08-18 1986-08-18 混成集積回路 Pending JPS62149145A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61193474A JPS62149145A (ja) 1986-08-18 1986-08-18 混成集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61193474A JPS62149145A (ja) 1986-08-18 1986-08-18 混成集積回路

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP55169868A Division JPS6011809B2 (ja) 1980-12-01 1980-12-01 混成集積回路

Publications (1)

Publication Number Publication Date
JPS62149145A true JPS62149145A (ja) 1987-07-03

Family

ID=16308616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61193474A Pending JPS62149145A (ja) 1986-08-18 1986-08-18 混成集積回路

Country Status (1)

Country Link
JP (1) JPS62149145A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4822747B1 (ja) * 1970-12-10 1973-07-09
JPS5225264A (en) * 1975-08-21 1977-02-25 Matsushita Electric Industrial Co Ltd Hybrid miniature parts
JPS5792852A (en) * 1980-12-01 1982-06-09 Sanyo Electric Co Ltd Hybrid integrated circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4822747B1 (ja) * 1970-12-10 1973-07-09
JPS5225264A (en) * 1975-08-21 1977-02-25 Matsushita Electric Industrial Co Ltd Hybrid miniature parts
JPS5792852A (en) * 1980-12-01 1982-06-09 Sanyo Electric Co Ltd Hybrid integrated circuit

Similar Documents

Publication Publication Date Title
US6028358A (en) Package for a semiconductor device and a semiconductor device
WO2000014802A1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JPS63211663A (ja) 回路基板
JPS6011809B2 (ja) 混成集積回路
JPS62149145A (ja) 混成集積回路
JPS62149144A (ja) 混成集積回路
JPH0442937Y2 (ja)
JPH0442938Y2 (ja)
JPS62149147A (ja) 混成集積回路
JPS62149146A (ja) 混成集積回路
JPH0423322Y2 (ja)
JPH0412680Y2 (ja)
JPH043500Y2 (ja)
JPS62115761A (ja) 混成集積回路
JPH0440277Y2 (ja)
JP2954559B2 (ja) 配線基板の電極構造
JPH0423323Y2 (ja)
JP3744274B2 (ja) 半導体装置の製造方法
JPH02290093A (ja) 混成集積回路
JPH0423321Y2 (ja)
JP2000077796A (ja) フレキシブル両面プリント回路板および接続方法およびコンデンサ形成方法およびコンデンサを備えたフレキシブル両面プリント回路板
JP2811888B2 (ja) キャリアフィルム及びその製造方法並びに半導体装置
JPH0631723Y2 (ja) 半導体装置
JPH056715Y2 (ja)
JPH0519974Y2 (ja)