JPS62199064A - Ｍｏｓ・ｆｅｔゲ−ト保護回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はゲート・ソース間に電圧制限回路を宵するＭＯ
Ｓ−ＦＥＴゲート保護回路に関するものである。

従来の技術 近年、モータ駆動用として高速スイッチングにも対応で
きるＭＯＳ−ＦＥＴが使われるようになってきたが、Ｍ
ＯＳ−ＦＥＴは電圧制御素子である為、ゲートに加わる
電圧に注意を払う必要がある。

第２図はＭＯＳ−ＦＥＴの回路図とゲートに加わる電圧
波形である。Ｄはドレイン、Ｇはゲート、Ｓはソースを
示す。

発明が解決しようとする問題点 上記ＭＯ８−ＦＥＴではゲートドライブ電圧に（ｂ）図
のようなスイッチングに起因するサージ成分が加わり、
これがＭＯＳ−ＦＥＴの耐圧を越えると破壊を引き起こ
すという問題を有していた。

本発明は上記問題点に鑑みてなされたもので、ゲートド
ライブ電圧のサージ成分によるＭＯＳ・ＦＥＴの破壊を
防止することができるＭＯＳ−ＦＥＴゲート保護回路を
提供するものである。

問題点を解決するための手段 この目的達成するために本発明のＭＯＳ　−Ｆ　ＥＴゲ
ート保護回路は、ゲート・ソース間に定電圧グイオート
で構成される電圧制限回路を設けたものである。

作用 この構成によって本発明のＭＯＳ−ＦＥＴゲート保護回
路は、ゲート・ソース間電圧を定電圧ダイオードで決ま
る一定値で制限してしまうため、ゲートドライブ電圧に
サージ成分等の過大電圧が加わった場合でも、これがＭ
ＯＳ−ＦＥＴのゲート・ソース罰に印加されることが無
く、ＭｏＳ・Ｆ　Ｅ　Ｔ’の破壊を防止することができ
ることとなる。

実施例 以下、本発明の一実施例について図面を参照しながら説
明する。

・　第１・図（ａ）は本発明の一実施例であるＭ　ＯＳ
・ＦＥＴゲート保護回路を示すものである。第１図にお
いて、１はＭＯＳ−ＦＥＴ、Ｄ−Ｇ−３はそれぞれドレ
イン・ゲート・ソースを示す。２及び３はゲート・ソー
ス間に接続した定電圧ダイオード、４はゲートドライブ
電圧波形、５はゲート・ソース間に印加される電圧波形
で、Ａは制限電圧値である。

ゲートドライブ電圧４にはスイッチング時に発生する過
大なサージ成分の含まれることが多い。

そこで定電圧ダイオード２．３をゲート・ソース間に図
のように互いに逆向きに挿入することにより、ゲート・
ソース間に加わる電圧５は定電圧ダイオード２・３で決
まる制限電圧値Ａよりも太きくなることはない。Ａの値
がＭＯＳ−ＦＥＴのゲート・ソース間耐圧以下となるよ
うに定電圧ダイオード２・３を設定すれば、過大なサー
ジ成分によるＭＯＳ−ＦＥＴの破壊を防ぐことができる
。

なお、定電圧ダイオード２・３の方向は互いに逆向きで
あれば図と逆方向でも同じ効果が得られる。

発明の効果 以上のように、本発明はＭＯＳ−ＦＥＴのゲート・ソー
ス間に加わる過大電圧を抑えることにより、ＭＯＳ−Ｆ
ＥＴの破壊を防ぐことが可能となり、その結果は大なる
ものがある。

【図面の簡単な説明】

第１図は本発明の一実施例であるＭＯＳ　−Ｆ　ＥＴゲ
ート保護回路の回路図、第２図は従来のＭＯＳ−ＦＥＴ
の回路図である。 １・・・・・・ＭＯＳ−ＦＥＴ、２．３・・・・・・定
電圧ダイオード。 代理人の氏名　弁理士　中尾敏男　ほか１名第１図 第２図 （ｂ）　　　　　　　（ａ）

Claims (1)

【特許請求の範囲】
1. ＭＯＳ・ＦＥＴのゲート・ソース間に定電圧ダイオード
   で構成される電圧制限回路を設けたＭＯＳ・ＦＥＴゲー
   ト保護回路。