JPS6224337A

JPS6224337A - 信号トレ−ス装置

Info

Publication number: JPS6224337A
Application number: JP60162051A
Authority: JP
Inventors: Atsushi Toyoshima; 豊嶋　淳
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1985-07-24
Filing date: 1985-07-24
Publication date: 1987-02-02

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、電子計算機の信号トレース装置に関するも
のであシ、特に、マルチプロセッサ構成の電子計算機に
含まれる複数個の中央処理装置のいずれかに所定の信号
トレース動作の停止条件が発生したとき、全ての中央処
理装置の信号トレース動作を停止するようにされた信号
トレース装置に関するものである。

〔従来の技術〕

近年、電子計算機Ｆｉ著るしい性能向上および機能拡大
によシ論理構ＦＭ、が複雑化し、また、その生産技術の
進歩にともなって高度にＬＳＩ化されてきている。ま念
、このような電子計算機で生じる障害は、その構成部品
の固定的な不良や故障によるものよりも、一時的または
突発的に生じるものが増加してきている。このため、を
子計算機の不良部分または故障部分を的確に指摘するこ
とが困難になってきている。、このようなことから、障
害を生じた電子計算機の回復【要する時間も短縮するた
めに、障害発生前後の電子計算機の動作状況を解析する
目的で信号トレース装置を設けることが一般化されてい
る。

〔発明が解決しようとする問題点〕

上記された従来の電子計算機の中には、複数個の中央処
理装ｆｉｔを含む、いわゆるマルチプロセッサ構成のも
のがあるけれども、このような電子計算機においては、
その中に含まれる複数個の中央処理装置内の信号トレー
ス装＃ｉ互いに独立に動作をしているために、前記複数
個の中央処理装置の動作に関連する障害が発生したとき
に、これらの中央部ｆ！Ｉ装置内の信号トレース装置の
動作を停止させることができないという問題点があった
つこの発明は上記のような問題を解決するためになされ
たもので１１数個の中央処理装置からなるマルチプロセ
ッサ＊ａの電子計算＃においていずれか７個の中央処理
装置での信号トレース動作の停止条件が発生し、たとき
に、前記電子計算機に含まれる全ての中央処理装置内の
信号トレース動作を停止することができる信号トレース
装置を得ることを目的とする。

〔問題点を解決するための手段〕この発明に係る信号トレース装置は、複数個の中央処理
装置からなる電子計算機のためのものであって、前記複
数個の中央処理装置には夫々にトレース停止条件セレク
タが含まれてお）、どの中央処理装置におけるトレース
停止条件セレクタでも、９該中央処理装置の内部トレー
ス出力信号または他の中央処理装置からの外部トレース
停上信号を受入れるようにされたものである。

〔作　用〕

仁の発明によれば、どの中央処理装置でも、当該装置内
での内部トレース停止信号に応じてその信号トレース動
作が停止されることに加えて、他の中央処理装置からの
外部トレース停止信号によっても前記信号トレース動作
が停止される。

〔実施例〕

以下、この発明の一実施例を図について説明する。図は
、−個の中央処理装置からな・る電子計算機における信
号トレース装置を例示するブロック図である。この図に
おいて、　（１）　＊　（コ）は夫々に第１゜第１中央
処理装置である。こ＼で、第１中央処理装置（１）につ
いてみると、（ｌｏｌ）Ｉａトレース停止条件セＶクタ
、（ｔｏコ）Ｆｉトレース停止フラグ。

（１０Ｊ）は書込みアドレスレジスタ、（１０ダ）Ｆｉ
これに関連する＋７回路、（ｔＯ！ｒ）は胱出しアドレ
スレジスタ、（ｔａｂ）はこれに関連する＋１回路、（
１０７）は書込みパルス生成回路−（１０ｔ）はトレー
スメモリ、（１０デ）はトレース入力信号。

（／／（７）はトレース出力信号、（／／／）は内部ト
レース停止信号、（／／コ）はアドレスセレクタである
。また、第１中央処理装置（コ１についてみると、これ
は前記第１中央処理装置（／）と同様な構成のものであ
るが、その各種構成部分の符号を１例えば第１中央処理
装置（／）における符号（１０／）をＣコ０／）に変え
るようにされている。なお、第７中央処理装置（１）の
トレース停止条件セレクタ（１０／）からの出力は、外
部トレース停止信号（ｉｌＪ）として。

第２中央処理装置（コ）のトレース停止条件セレクタ（
コσ／）に加えられ、同様和して、にコ中央処理装ｆｌ
（コ）のトレース停止条件セレクタ（２０／）からの出
力は、外部トレース停止信号（２ｔＪ）として。

第１中央処理装置（１）のトレース停止条件セレクタ（
ｌｏｌ）ＶＣ加えられるようＫされている。

このような装置において、電源が投入されたとき。

および、所定のリセット指示がなされたときには。

トレース停止フラグ（１０コ）、（２０り、書込みアド
レスレジスタ（ｔｏ３１．（：１ｏＪ）、および読出し
アドレスレジスタ（／１）ｒ）、（コ０３）は全て１０
′″に設定される。また、トレース停止条件セレクタ（
／１１７／）、（コ０／）は、夫々に、対応する中央処
理装置内の内部トレース停止信号（／／／）、（２／／
）を選択し、アドレスセレクタ（／／コ）、（Ｊ／Ｊ）
は。

夫々に、書込みアドレスレジスタ（１０Ｊ）、（コＯＪ
）の内容を選択するように初期設定される。そして。

この初期設定がなされたことによシ、信号トレース装置
は所要の信号トレース動作を開始することになるが、以
下の説明は、第１中央処理装置（／）の場合についてな
される。先ず、トレース停止フラグ（１０コ）が”Ｏ”
Ｋ設定されると、書込みアドレスレジスタ（ｌｏｌ）の
内容はアドレスセレクタ（／／コ）を経由してトレース
メモリ（１ａｒ）に送られる。なお、書込みアドレスレ
ジスタ（ｔＯ３）の内容は、所定のクロック信号にした
がって動作する＋７回路（１０１１）によって逐次カウ
ントアツプされていくものである。

一方、前記トレース停止フラグ（１０２）が１０″に設
定されたことにともない、書込みパルス発生回路（１０
り）からトレースメモリ（１０：）に対して書込みパル
スがクロック毎に送られ、トレース入力信号ｒ　１０ｔ
　）は、そのアドレスが順次カウントアツプされるトレ
ースメモリ（１０１）にクロック毎に書込まれる。なお
、前記書込みアドレスレジスタ（１０，１）は、その内
容が全て＠／”になっタトキは１次に続くクロックによ
ってその内容が全て＠Ｏ”になるようにされておシ、こ
のため、トレースメモリ（７０ｇ）にはトレースの終了
が指示されるまでオーバラップして書込まれることにな
る。こ＼で、内部トレース停止信号（／／／　）がトレ
ース停止条件セレクタ（１０／）’を介して加えられる
と、トレース停止フラグＣ１０コ）は＠／＊になり、書
込みパルス発生回路（１０７）は）Ｌ／−スメモリ（１
０ｔ　）に対する書込みパルスの生成を停止し、書込み
アドレスレジスタ（１ｏ３）Ｉｄカウントアツプ動作を
停止する。これによシトレース動作が終了する。その後
、トレースメモリ（１０ｇ）からのデータすなわちトレ
ース情報の続出しが指示されると、アドレスセレクタ（
／／コ）は読出しアドレスレジスタ（１０！ｒ）の出力
全選択し、これに対応するデータがトレースメモリ（１
０ざ）から読出される。その後、Ｒ出しアドレスレジス
タ（１０ｚ　）の内容は、関連する＋７回路（１０ｂ　
）によりカウントアツプされる。このようにして、デー
タの読出し指示が出される毎に所要のトレース情報が順
次に続出される。

い次気で、所定の外部トレース停止信号によって。

信号トレース動作を停止させる場合について説明する。

いま、ｆａ／、第コ中央処理装置（１）および（２）の
所要部分がともにリセットされ、所定の信号トレース動
作を開始した後に、第１中央処理装置（／１において、
なんらかのや）方で外部トレース停止信号選択指示が出
されたものとすると、第コ中央処理装置（コ）のトレー
ス停止条件セレクタ（λ０／）は内部トレース停止信号
Ｃコｌ／）ｔ−選択し、−万。

第１中央処理装置（１）におけるトレース停止条件セレ
クタ（／（７／）は外部トレース停止信号Ｃコ／３）を
選択する。これによシ、ｔｌＸコ中央処理装置（コ）で
は、内部トレース停止信号（ｘｉ／）によりトレース停
止フラグ（コＯコ）が＠／”にセットされてトレースが
終了する。これと同時に第１中央処理装置（１）でも、
外部トレース停止信号（コ／３）によシトレース停止フ
ラグ（１０コ）が１７”にセットされ、トご強、よ終了
する。とにな、０〔発明の効果〕以上説明されたように、この発明の信号トレース情報は
、いわゆるマルチプロセッサ構成のｔ子計算機において
、複数個の中央処理装置の各々にトレース停止条件セレ
クタが含まれた構成されておシ、どの中央処理装置にお
けるトレース停止条件セレクタでも、当該中央処理装置
の内部トレース停止信号または他の中央処理装置からの
外部トレース停止信号を受入れるようにされていること
から、電子計算機内のどの中央処理装置から出されたト
レース停止信号であっても、これに基づいて全ての中央
処理装置の信号トレース情報を停止させることが可能で
あり、かくして、電子計算機の合体的な動作解析が早期
に容易かつ確実に行われるという効果が奏せられる。

【図面の簡単な説明】

図は、この発明の一実施例による信号トレース装置のブ
ロック図である。図中、（１）　ｌ　（コ）は謂／、瀉コ中央処理装置Ａ
１０／）。（コ（７／）ばトレース停止条件セレクタ、（１０２１
゜（２０コ）はトレース停止フラグ、（１０Ｊ）、（コ
０３）は書込みアドレスレジスタ、（ｉｏダ）、（１０
６）。（コＯす）、（コｏ６）は＋７回路％（１０りＡ２０よ
）は続出しアドレスレジスタ、（１０り）、ＣコＱ’７
）ａ書込みパルス生成回路、　（１０１）、（コｏｒ）
はトレース、％！Ｊ、（１０９）Ａユ。９）はトゾ＆入
方信号。（／１０）、（コ１０）／ｆｉトレースメモリ読出し信
号。（ｌ／ｌ）、（：Ａ１１）は内部トレース停止信号、（
／／２）。

Claims

【特許請求の範囲】

（１）複数個の中央処理装置からなる電子計算機のため
の信号トレース装置であつて、前記複数個の中央処理装
置には夫々にトレース停止条件セレクタが含まれており
、どの中央処理装置におけるトレース停止条件セレクタ
でも、当該中央処理装置の内部トレース停止信号または
他の中央処理装置からの外部トレース停止信号を受入れ
るようにされている信号トレース装置。
（２）内部トレース停止信号が生じた中央処理装置から
他の中央処理装置に対して外部トレース停止信号を発す
るようにされている特許請求の範囲第１項記載の信号ト
レース装置。