JPS62253219A - 光電スイツチ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業−にの利用分野） 本発明は長いパワーオンディレィ時間と速い応答速度と
が得られるようにした光電スイッチに関する。

（従来の技術） 例えば、反射形の光電スイッチにおいては、発振回路の
発振出力を分周回路により分周させ、その分周出力を投
光回路に与えて発光素子から被検出部位に向けて投光さ
せるようにし、更に、前記分周出力をデジタル積分回路
に与えるとともに前記被検出部位の被検出物体からの反
射光を受光する受光回路からの受光信号を前記デジタル
積分回路に与えるようにし、デジタル積分回路が、前記
受光信号が与えられている間だけ前記分周出力をカウン
トしてそのカウント値が所定値になると検出信号を出力
するように構成されたものが供されている。

ところで、この種の光電スイッチにおいては、電源投入
時には受光回路内のカップリング等のコンデンサが充電
されるまでの時間は受光回路の動作は不安定であり、こ
のような状態の時に受光回路からの受光信号によりデジ
タル積分回路から検出信号を出力させることは検出動作
が不確実になる。従って、電源投入から一定時間は検出
信号を出さない（パワーオンディレィ）ようにしておく
必要かある。例えば、デジタル積分用のカウンタで前記
分周出力をカウントしてパワーオンディレィ時間を得る
ようにすることが考えられるが、この場合、長いパワー
オンディレィ時間を得るべく分周回路の分周比を大に設
定すると、その後の応答速度が遅くなり、逆に、速い応
答速度を得るべく分周回路の分周比を小に設定すると、
受光回路が安定するまでの長いパワーオンディレィ時間
が得られないという問題がある。

このような問題を解決するため、従来では、長いパワー
オンディレィ時間を確保するためのパワーオンディレィ
用コンデンサを有するパワーオンディレィ回路を設ける
か或いは分周回路の分周出力を更に分周するパワーオン
ディレィ用分周回路を設けて、デジタル積分回路の後段
の出力回路からの出力を拘束するように構成したものが
考えられている。

（発明が解決しようとする問題点） 従来の構成によれば、ＩＣチップ化する時において、パ
ワーオンディレィ回路を設ける前者の場合にはパワーオ
ンディレィ用コンデンサを外付けする、必要があり、又
、パワーオンディレィ用分周回路を設ける後者の場合に
はＩＣチップ１−にパワーオンディレィ川分周回路用の
広いスースを確保する必要があり、いずれにしても、製
作性が劣り、小形軽量化を損なう問題がある。

本発明はＬ記事情に鑑みてなされたもので、その目的は
、簡単な構成で長いパワーオンディレィ時間と速い応答
速度とを得ることができ、製作性に優れ、小形軽量化を
図り得る光電スイッチを提供するにある。

［発明の構成］ （問題点を解決するための手段） 本発明の光電スイッチは、発振周期が二段階に切換えら
れる発振回路を設け、この発振回路の発振出力を分周す
る分周回路を設け、この分周回路の分周出力をカウント
するデジタル積分回路を設け、電源投入に基づいて前記
発振回路を大なる方コの周期で発振させ前記デジタル積
分回路が所定値までカウントすると前記発振回路を小な
る方の周期で発振させるパワーオンディレィ用発振周期
調−整回路を設け、前記分周回路の前記中なる方の周期
の発振出力に基づく分周出力により受光動作若しくは投
光動作を制御する構成に特徴を有する。

（作用） 本発明の光電スイッチによれば、発振回路の大なる方の
周期の発振出力に基づいて長いパワーオンディレィ時間
を得、小なる方の周期の発振出力に基づいて速い応答速
度を得んとするものである。

（実施例） 以ド本発明を反射形の光電スイッチに適用した一実施例
につき図面を参照しながら説明する。

先ず、第３図に従って発振回路Ａの構成について述べる
。１及び２は直流電圧＋Ｖが印加される電源端子である
。３及び４はＰＮＰ形のトランジスタ、５はダブルエミ
ッタ方式のＰＮＰ形のトランジスタであり、これらはカ
レントミラー回路を形成するように、各エミッタは電源
端子１に接続され、各ベースは共通に接続されており、
又、トランジスタ３のコレクタはベースに接続されてい
るとともに抵抗６を介して電源端子２に接続されている
。７は状態制御用のＮＰＮ形のトランジスタであり、そ
のコレクタはトランジスタ４のコレクタに接続され、エ
ミッタは電源端子２に接続され、ベースはコントロール
端子８に接続されている。９及び１０はカレントミラー
回路を形成するためのＮＰＮ形のトランジスタであり、
そのトランジスタ９において、コレクタはトランジスタ
７のコレクタに接続され、エミッタは電源端子２に接続
され、ベースはコレクタに接続されているとともにトラ
ンジスタ１０のベースに接続されており、叉、トランジ
スタ１０において、コレクタはトランジスタ５のコレク
タに接続され、エミッタは電源端子２に接続されている
。１１及び１２はカレントミラー回路を形成するための
ＮＰＮ形のトランジスタであり、そのトランジスタ１１
において、コレクタはトランジスタ１０のコレクタに接
続され、エミッタは電源端子２に接続され、ベースはコ
レクタに接続されているとともにトランジスタ１２のベ
ースに接続されており、又、トランジスタ１２のエミッ
タは電源端子２に接続されている。そして、］−述した
トランジスタ３乃至５゜抵抗６．トランジスタ７及び９
乃至１２は制御回路１３を構成している。１４乃至１６
はＰＮＰ形のトランジスタであり、これらはカレントミ
ラー回路を構成するように、各エミッタは電源端子１に
接続され、各ベースは共通に接続されており、又、トラ
ンジスタ１４のコレクタはベースに接続されているとと
もにトランジスタ１２のコレクタに接続されている。１
７は充放電制御用のＮＰＮ形のトランジスタであり、そ
のコレクタはトランジスタ１５のコレクタに接続され、
エミッタは電源端Ｔ２に接続されている。１８はＮＰＮ
形のトランジスタ、１９はこのトランジスタ１８とカレ
ントミラー回路を構成するダブルエミッタ方式のＮ　Ｐ
　Ｎ形のトランジスタであり、そのトランジスタ１８に
おいて、コレクタはトランジスタ１７のコレクタに接続
され、エミッタは電源端子２に接続され、ベースはコレ
クタに接続されているとともにトランジスタ１９のベー
スに接続されており、父、］・トランジスタ９において
、コレクタはトランジスタ１６のコレクタに接続され、
エミッタは電源端子２に接続されている。そして、」二
述したトランノスタ１４乃至１９は作用回路２０を１１
カ成している。２１は発振用コンデンサであり、その一
方の端子はトランジスタ１９のコレクタに接続され、他
方の端子は電源端子２に接続されている。

２２は波形整形回路であり、その入力端子Ｉはトランジ
スタ１９のコレクタに接続され、出力端子Ｏａはトラン
ジスタ１７のベースに接続され、出力端子ｏｂは発振出
力端−Ｊ’−２３に接続されている。

さて、第１図に従ってこの発振回路Ａを用いた全体の概
略的構成について述べる。発振回路Ａの発振出力端−ｒ
２３（第３図参照）からの発振出力信号たる発振パルス
は分周回路Ｂの入力端子Ｉに＋７えられるようになって
いる。この分周回路Ｂは入力端子Ｉに与えられる発振パ
ルスを例えば１／８に分周するもので、その分周出力信
号たる分周パルスは、出力端子Ｏａから駆動パルスとし
て出力されてアンドゲートＵを経て投光回路Ｃの入力端
子に与えられるとともに、出力端子ｏｂからクロックパ
ルスとして出力されてデジタル積分回路りのクロック端
子ＣＫに与えられるようになっている。この場合、投光
回路Ｃは入力端子に駆動パルスが与えられる毎に発光素
子を発光させるようになっており、該発光素子はそのパ
ルス変調光を被検出部位に投光するようになっている。

Ｅは受光回路であり、これは、前記被検出部位の被検出
体から反射された反射パルス変調光を受光する受光素ｒ
を存していて、その受光に基づく受光信号を出力端子か
ら出力してオアゲー１−　Ｊを経てデジタル積分回路り
の入力端子Ｉに与えるようになっている。この場合、デ
ジタル積分回路りは、カウンタ或いはシフトレジスタか
ら構成されており、連続的に入力端子Ｉに受光信号が与
えられた時にクロック端子ＧＫに与えられるクロックパ
ルスをカウントするようになっていて、そのカウント値
が所定値（例えば「５」）となると出力端子から検出信
号を出力するようになっている。そして、このデジタル
積分回路りからの検出信号はアンドゲートＫを経て出力
回路Ｆの入力端子に与えられるようになっている。この
出力回路Ｆは、例えばトランジスタ等から構成されてお
り、入力端子にデジタル積分回路りから検出伝号がアン
ドゲートＫを経て与えられるとトランジスタがオンして
そのオン出力信号を出力端子から出力するようになって
いる。Ｃはパワーオンディレィ用発振周期１週整回路で
あり、これはフリップフロップからなっており、デジタ
ル積分回路りからの出力がセット入力端子Ｓに入ってお
り、リセット入力端子Ｒの入力（川明リセット）がロウ
レベルになった後デジタル積分回路りの出力がハイレベ
ルになるまでは出力端子Ｑから出力されるコントロール
信号Ｓ８をロウレベルとし、デジタル積分回路りの出力
がハイレベルになった後はコントロール信号Ｓ８をハイ
レベルするようになっている。そして、この発振周期調
整回路Ｇからのコントロール信号Ｓ８は発振回路Ａのコ
ントロール端子８に与えられるようになっている。

次に、本実施例の作用につき説明する。

先ず、発振回路Ａの発振動作について第３図乃至第７図
を参照しながら述べる。今、電源端子１゜２間に直流電
圧＋Ｖが印加（電源投入）された時において、コントロ
ール信号Ｓｓがロウレベルである場合について考えてみ
る。前述したように電源が投入されると、トランジスタ
３のエミッタ。

コレクタ間には電流しが流れ、このトランジスタ３とカ
レントミラー回路を形成するトランジスタ４のエミッタ
、コレクタ間には電流りが流れ且つ同じくトランジスタ
５のエミッタ、コレクタ間には電流２Ｌが流れ得る状態
になる。そして、この時にはコントロール信号Ｓ８はロ
ウレベルで状態制御用トランジスタ７がオフであるので
、トランジスタ４のエミッタ、コレクタ間に流れる電流
しは、第４図に示すように、トランジスタ９のコレクタ
、エミッタ間に流れるようになり、このトランジスタ９
とカレントミラー回路を形成するトランジスタ１０のコ
レクタ、エミッタ間にも電流りが流れることになる。従
って、トランジスタ５のエミッタ、コレクタ間の電流２
ｔはトランジスタ１０．１１の各エミッタ、コレクタ間
の電流しとして分流するようになる。これにより、この
トランジスタ１１とカレンｉ・ミラー回路を形成するト
ランジスタ１２のコレクタ、エミッタ間にも電流しが流
れ青るようになり、この電流しはトランジスタ１４のエ
ミッタ、コレクタ間に流れる電流しである。そして、ト
ランジスタ１４のエミッタ。

コレクタ間に電流しが流れると、このトランジスタ１４
とカレントミラー回路を形成するトランジスタ１５．１
６の各エミッタ、コレクタ間にも電流しが流れ得る状態
になる。ところが、波形整形回路２２の入力端Ｔｌには
発振用コンデンサ２１の端子電圧ＶＺｔが与えられるよ
うになっており、その波形整形回路２２は、端子電圧Ｖ
２１が上限レベルに達すると出力端子Ｏａからの充放電
切換信号Ｓ２２をロウレベルｒＬＪとし、端子電圧Ｖ２
１が上限レベルに達すると充放電切換信号Ｓ２２をハイ
レベルｒＨＪとするようになっている。

従って、電源端子１，２間に直流電圧子Ｖが印加された
当初は発振用コンデンサ２１の端子電圧Ｖ２１は上限レ
ベルには達していないので、波形整形回路２２は第４図
に示すように、充放電切換信号ＳＺＺをハイレベルｒＨ
Ｊとしている。これにより、充放電制御用トランジスタ
１７がオンして、トランジスタ１５のエミッタ、コレク
タ間に流れる電流しは該トランジスタ１７のコレクタ、
エミッタ間に流れるようになり、トランジスタ１８゜１
９はともにオフ状態になっている。この結果、トランジ
スタ１６のエミッタ、コレクタ間に流れる電流しによっ
て発振用コンデンサ２１が図示極性に充電されるように
なり、その端子電圧Ｖ２１が］ユ昇する。その後、発振
用コンデンサ２１の端子電圧Ｖ２１が１−限レベルに達
すると、第５図に示すように、充放電切換信号Ｓ２２を
ロウレベル「Ｌ」に切換えるようになり、充放電制御用
トランジスタ１７がオフする。これにより、トランジス
タ１５のエミッタ、コレクタ間に流れる電流しはトラン
ジスタ１８のコレクタ、エミッタ間に流れるようになり
、このトランジスタ１８とカレントミラー回路を形成す
るトランジスタ１９のコレクタ、エミッタ間には電流２
Ｌが流れ得る状態になる。従って、トランジスタ１９の
コレクタ、エミッタ間にはトランジスタ１６のエミッタ
、コレクタ間の電流しは勿論のこと発振用コンデンサ２
１の放電電流も流れるようになり、発振用コンデンサ２
１が放電して端子電圧Ｖ２１が下降することになる。そ
の後において、発振用コンデンサ２１の端子電圧Ｖ２１
が下限レベルに達すると、波形整形回路２２は充放電切
換信号Ｓ２２をハイレベルｒＨＪにして充放電制御用ト
ランジスタ１７をオンさせるので、発振用コンデンサ２
１はトランジスタ１６のエミッタ、コレクタ間に流れる
電流しにより再び充電されることになる。以下、同様の
動作を繰返すことにより、波形整形回路２２は充放電切
換信号Ｓ２２のハイレベル「Ｈ」、ロウレベルｒＬＪと
同期した発振周期２丁の発振信号たる発振パルスＰ２３
　ａを出力端子ｏｂから出力するようになる。次に、コ
ントロール信号Ｓ８がハイレベルｒＨＪの場合について
考えてみる。

この場合には、状態制御用トランジスタ７がオンするこ
とから、第６図に示すように、トランジスタ４のエミッ
タ、コレクタ間に流れる電流しは状、態制御用ｊ・ラン
ジスタフのコレクタ、エミッタ間に流れるようになり、
従って、トランジスタ９のコレクタ、エミッタ間には電
流が流れず、このトランジスタ９とカレントミラー回路
を形成するトランジスタ１０のコレクタ、エミッタ間に
も電流は流れない。これにより、第６図に示すように、
トランジスタ５のエミッタ、コレクタ間に流れる電流２
Ｌは全てトランジスタ１１のコレクタ、エミッタ間に流
れるようになり、トランジスタ１４のエミッタ、コレク
タ間には前述の２倍の電流２Ｌか流れることになる。こ
の結果、このトランジスタ１４とカレントミラー回路を
形成するトランジスタ１５．１６の各エミッタ、コレク
タ間に（電ｆｆ１２ｔが流れ１１する状態になる。そし
て、第６図に示すように、充放電切換信号Ｓ２２がハイ
レベルｒＨＪの時には、トランジスタ１５のエミッタ。

コレクタ間の電流２’　Ｌは充放電制御用トランジスタ
１７のコレクタ、エミッタ間に流れるので、発振用コン
デンサ２１はトランジスタ１６のエミッタ、コレクタ間
に流れる電流２Ｌによって充電されるようになり、その
端子電圧Ｖ２１は前述の２倍の速成で上昇することにな
る。その後、発振用コンデンサ２１の端子電圧Ｖ２１が
上限レベルに達すると、第７図に示すように、波形整形
回路２２は充放電切換信号Ｓ２２をロウレベルｒＬＪと
するので、充放電制御用トランジスタ１７がオフし、ト
ランジスタ１５のエミッタ、コレクタ間の電流２Ｌはト
ランジスタ１８のコレクタ、エミッタ間に流れるように
なり、従って、このトランジスタ１８とカレントミラー
回路を形成するトランジスタＩ９のコレクタ、エミッタ
間には電流４Ｌか流れ得る状態になる。これにより、ト
ランジスタ１９のコレクタ、エミッタ間にはトランジス
タ１６のエミッタ、コレクタ間の電流２Ｌは勿論のこと
発振用コンデンサ２１の放電電流も流れるようになり、
発振用コンデンサ２１は放電してその端子電圧Ｖ２１は
前述の２倍の速文で下降するようになる。この結果、波
形整形回路２２は発振パルスＰ２３　ａの発振周期２Ｔ
の１／２の発振周期Ｔの発振パルスＰ２３ｂを出力端子
Ｏｂから出力するようになる。

さて、全体の作用について第１図及び第２図に従って述
べる。電源を投入すると、この時には初期リセットがか
かりパワーオンディレイ用発振周期１１３整回路Ｇもリ
セットされてその出力端子Ｑの出力即ちコントロール信
号Ｓ８はロウレベルｒＬＪである。これにより、発振回
路Ａは発振周期２Ｔの発振パルスＰ２３　ａを出力し、
分周回路Ｂはこの発振パルスＰ２３　ａを分周する。そ
して、この分周回路Ｂの出力端子Ｏａからの分周パルス
はアンドゲートＵの一つの人力となるがアンドゲートＵ
のもう一つの人力はコントロール信号Ｓ８であり、これ
はロウレベルｒＬＪであるので投光回路Ｃには投光駆動
用パルスは入らない。一方、コントロール（ｇ　号Ｓ　
ａがロウレベルｒＬＪであるからオアゲートＪの出力は
インバータＷによりハイレベルｒＨＪであり、それはデ
ジタル積分回路りの入力端子Ｉに与えられ、よってデジ
タル積分回路りは分周回路Ｂの出力端子ｏｂからのパル
スをカウントする。その後、デジタル積分回路りのカウ
ント値が所定値（例えば「５」）となるとデジタル積分
回路りの出力はハイレベルｒＨＪなり、この出力はアン
ドゲートＭへ入るとともに発振周期、規整回路Ｇのセッ
ト入力端子Ｓに入る。そして、この出力はアンドゲート
ＭからさらにオアゲートＮを通してデジタル積分回路り
のリセット入力端子ＲにＬｙえられてこれがリセットさ
れるとともにコントロール信号Ｓ８がハイレベルとなり
、アンドゲートＵは分周回路Ｂの出力端子Ｏａからの出
力パルスをそのまま出力し投光回路Ｃに投光駆動パルス
か入る。また、オアゲートＪは受光回路Ｅの出力をその
まま出力しデジタル積分回路りの入力端子Ｉに入るよう
になる。また、コントクール信号Ｓ８は発振回路Ａの端
子８に入り発振回路ＡはＱ振パルスＰ２３　ａの代りに
その発振周期２Ｔの１／２の発振周期Ｔの発振パルスＰ
２．ｂを出力するようになる。従って、分周回路Ｂにお
いて今反はこの発振パルスＰ２３ｂを分周してその分周
パルスを駆動パルスとして投光回路Ｃに与えかつクロッ
クパルスとしてデジタル積分回路りに与えるようになる
。

而して、以」〕のように発振回路Ａにおいて発振パルス
ｐ２３　ａから発振パルスｐ２３ｂに切換える理由は次
の如くである。

第１−図の構成による光電スイッチの応答速度は、デジ
タル積分回路りのクロック端子ＣＫの人力パルスの周波
数即ち発振回路Ａの発振周期と、デジタル積分回路りの
カウント設定値（例えば「５」）とにより決まる。例え
ば発振回路Ａからの発振パルスの周期をＴ１分周回回路
の分周出力端子Ｏｂよりの出力パルスの周期を８Ｔ、デ
ジタル積分回路りのカウント設定値を「５」とすると、
応答時間は８Ｔ×５である。さて一方、電源投入時には
受光回路Ｅ内のカップリング等のコンデンサが充電され
るまでの時間は受光回路Ｅの動作は不安定であり、受光
回路Ｅからの受光信号によりデジタル積分回路りから検
出信号を出力させることは検出動作が不確実になる。従
って、電源投入から一定時間は検出信号を出さないよう
にしておく　（パワーオンディレィ）。第２図において
そのパワーオンディレィ時間は、分周回路Ｂの出力端子
ｏｂからのパルス周期ｔとデジタル積分回路りのカウン
ト設定値「５」の積即ち５ｔである。ここで、発振回路
Ａの出力パルスが周期２Ｔで一定であるとすると、ｔ−
８Ｘ２Ｔで、パワーオンディレィ時間は８Ｘ５Ｘ２Ｔ、
応答速度も８Ｘ５Ｘ２Ｔとなる。

ところで、速い応答速度を得るために発振周期Ｔを予め
短かくしておくと、パワーオンディレィ時間も短くなり
受光回路Ｅが安定するまでの時間がとれなくなる。そこ
で、本実施例のように発振回路Ａを、コントロール信号
Ｓ８がロウレベルのとき周期２Ｔで発振パルスを出力し
コントロール信号Ｓ８がハイレベルのとき周期Ｔで発振
パルスを出力するようにしておくと、パワーオンディレ
ィ時間は８Ｘ５Ｘ２Ｔ、応答速度は８×５Ｔとなり、応
答速度は変らず２倍のパワーオンディレィ時間が得られ
る。即ち、長いパワーオンディレィ時間と速い応答速度
とが得られる。

このように本実施例によれば、コントロール信号Ｓ８が
ロウレベル「Ｌ」、ハイレベルｒＨＪに状態変化される
ことにより発振出力を発振周期の異なる発振パルスＰ２
３ａ、Ｐ２３ｂに二段階に切換える発振回路Ａを設け、
この発振回路Ａに与えるコントロール信号Ｓ８をロウレ
ベル「Ｌ」。

ハイレベルｒＨＪに状態変化させるパワーオンディレィ
川発振周期調整回路Ｇを設けるようにしたので、簡単な
構成で長いパワーオンディレィ時間と速い応答速度とを
ｉりることができ、従って、ＩＣチップ化する場合でも
ＩＣチップ上にフリツプフロツプからなるパワーオンデ
ィレィ川発振周期調整回路Ｇを設けるだけでよいので、
従来のパワーオンディレィ回路とは異なりパワーオンデ
ィレィ川コンデンサを外付けする必要がなく、又、従来
のパワーオンディレィ川分周回路とは異なり発振周期調
整回路ＧのためにＩＣチップ上にそれほど広いスペース
を確保する必要がなく、それだけ製作性に優れ、小形軽
量化を図り得る。

しかも、本実施例によれば、コントロール信号Ｓ８をロ
ウレベル「Ｌ」、ハイレベルｒＨＪに状態変化させるこ
とにより一個の発振用コンデンサ２１を用いるだけで発
振周期を二段階に切換える発振回路Ａを設けるようにし
たので、例えば発振周期を二段階に切換えるべく二個の
発振用コンデンサ及びこれらを切換選択する切換スイッ
チを設ける場合に比し、発振回路Ａ自体も製作性に優れ
且つ小形軽は化を図り得るものであり、従って、光電ス
イッチ全体としては一層小形軽量化を図り得るものであ
る。

尚、１−２実流側において、Ｆランデスタ９のエミッタ
と電源端子２との間に抵抗若しくは可変抵抗を接続して
電流制御を行なうようにしてもよい。

叉、に２実流側は本発明を反射形の光電スイッチに適用
した場合であるが、その他の光電スイッチに適用しても
よいのであり、従って、投光動作及び受光動作の双ノｊ
を制御するもののみならず一方のみを制御するものにも
適用し得る。

尚、念のためではあるか、反射形の光電スイッチ自体と
しては発振回路Ａのみならず要は発振周期が二段階に切
換え可能な発振回路であれば充分に機能し得るのである
。

［発明の効果］ 本発明の光電スイッチは以上説明したように、発振周期
が二段階に切換えられる発振回路を設け、電源投入及び
デジタル積分回路のカウント値に応じて前記発振周期を
切換えるパワーオンディレィ相発振周期、ｆＪ整回路を
設けるようにしたので、簡「１１な構成で長いパワーオ
ンディレィ時間と速い応答速度とを得ることができ、製
作性に優れ、小形軽量化を図り得るという優れた効果を
奏するものである。

【図面の簡単な説明】

図面は本発明の一実施例を示し、第１図は全体の構成を
示すブロック線図、第２図は各部の信号波形図、第３図
は発振回路の結線図、第４図乃至第７図は作用説明の第
３図相当図である。 図面中、Ａは発振回路、Ｂは分周回路、Ｃは投光回路、
Ｄはデフタル積分回路、Ｅは受光回路、Ｆは出力回路、
Ｇは、パワーオンディレィ用発振周期調整回路を示す。 出願人　　サ　ン　り　ス　株式会ＦＬ第　１　図 第　２　図 手続補正書

Claims (1)

【特許請求の範囲】
1. １、発振周期が二段階に切換えられる発振回路と、この
   発振回路の発振出力を分周する分周回路と、この分周回
   路の分周出力をカウントするデジタル積分回路と、電源
   投入に基づいて前記発振回路を大なる方の周期で発振さ
   せ前記デジタル積分回路が所定値までカウントすると前
   記発振回路を小なる方の周期で発振させるパワーオンデ
   ィレイ用発振周期調整回路とを具備し、前記分周回路の
   前記小なる方の周期の発振出力に基づく分周出力により
   受光動作若しくは投光動作を制御するようにしてなる光
   電スイッチ。