JPS6225382A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は画像処理装置に関し、特に画像情報の任意の領
域を切り抜くマスキング処理を実行再能な画像処理装置
に関するものである。

［従来の技術〕 従来のこの種の装置は、 ０画素データと１対ｌに対応するいわゆるビットマツプ
のマスクパターン（切り抜き形状の図形パターン）を記
憶する画像メモリと同一容量のマスクパターンメモリを
備え、画像データの処理−転送に同期してこの記憶を読
み出し、所定の処理を行なう装置。

■切り抜きのマスクパターンをいくつかの矩形の集合に
近似して出力画像アドレスから入力画像（記憶）アドレ
スを生成するグラフィックディスプレイコントローラ等
で用いられる方法をとる装置 に大別することができる。

今、Ｅ７’＜２図（Ａ）に示す原画像データの一部を抽
出して目的とする画像、例えば第２図（Ｂ）に示す画像
を得る場合、又は原画像データの一部を消去して目的と
する画像、例えば第２図（Ｃ）に示す画像を得る場合を
例として説明する。

この場合に抽出又は消去のためのマスクパターンは第３
図に斜線で示す４の部分となる。

■の方法の場合には、第３図に示す原画像領域５中のマ
スクパターン部分４を、ビットマツプマスクメモリ上に
１対１に対応させて保持し、例えば斜線部４に対応する
メモリには“１″を記憶させ、白部５に対応するメモリ
には“０′′を記憶させる。このビットマツプメモリの
内容を第２図（Ａ）に示す原画像と同期して読み出し、
”　ｉ　”が有効とすれば第２図ＣＢ）に示す画像が得
られ、°Ｏ″′が有効とすれば第２図（Ｃ）に示す画像
が得られる。

（Ｄの方法を実現した従来のマスクデータ生成部のブロ
ック図を第４図に示す。

第４図において、８はビットマツプメモリ、１０は副走
査カウンタ、１１は主走査カウンタ、１５はラッチ、１
６は画像開始信号、１７は主走査開始信号、１８は画素
クロック信号である。

副走査カウンタ１０及び主走査カウンタ１１は画像開始
信号１６及び主走査開始信号１７によりリセットされる
。主走査カウンタ１１は笑えられた画素クロック信号１
８り従い、順次カウントアツプされる。そしてビットマ
ツプメモリ８の主走査カウンタ１１で示される主走査ア
ドレス値及び副走査カウンタｌＯで示される副走査アド
レス（＋ｆｆによりアドレスされた内容（マスクビット
）が読出され、ラッチ１５にラッチされ、出力される。

また、副走査カウンタ１０は主走査開始信号１７により
カウントアツプされていく。

この従来のビットマツプメモリ８における、第３図に示
すマスクパターンの保持例を、第５ド１１′：示す。

ビットマツプメモリ８においては副走査アドレス１０ａ
、及び主走査アドレスｌｌａで選択されたメモリセルが
読み出され、例えば内容が°”０°′なら複写せず、°
１′′なら画像の複写処理を行なう。

次にり２）の方法により第２図（Ｂ）、（Ｃ）に示す画
像を得る場合を説明する。

この場合には１対１対応のマスクビットパターンを保持
することはなく、例えば第３図の領域４は三角形を組み
合わせたような形状であ、るが、これを矩形の集合に近
似させて切り出し処理を行なう。この近似矩形の切り出
しパターンの集合例を第６図に示す。

ここでは矩形パターンの切り出しは、矩形の集合を表わ
すパラメータ（ｘ、、Ｙｔ）、（ｘ２　。

Ｙ２）、（Ｘ３　、Ｙ３）・・・（ｘｅ、ＹＢ）により
行なわれる。

即ち、出力画素に対するアドレス（ｘ、ｙ）が（Ｘｘ≦
ｘくＸ２）かっ（Ｙ１≦Ｙ＜Ｙ２　）又は（Ｘ３≦Ｘ＜
Ｘ４）かつ（Ｙ３≦Ｙ＜Ｙ４）又は 又は（Ｘ７≦Ｘ＜Ｘ’ａ　）　カッ（Ｙ７　≦Ｙ＜Ｙｅ
　）を満足する時に当該アドレス位置の画素を切り出す
（又は消去する）等の処理を行なう。この方法で処理し
た画像パターンを第７図（Ａ）、（Ｂ）に示す。ここで
第７図（Ａ）は第２図（Ｂ）に対応し、第７図（Ｂ）は
第２図（Ｃ）に対応する。

Ｅ発す１が解決しようとする問題点コ Ｌ述の■の方法においては、画像データと同容量のビッ
トマツプのマスクメモリが必要であり、第５図に示す様
な構成であれば１０２４ドツト×１０２４ドツトの画素
の場合には１Ｍビットもの大容量のものが必要であった
。

また、■の方法による場合には矩形図形としてマスク処
理を行なうため、切り抜きの形状に制約があり、また、
拡大、回転等の画像変換処理をこの切り抜き処理等と同
時に行なうことは難しかった。またどうしても切り抜き
形状が階段状になるのが避けられなかった。

ｃ問題点を解決するための手段］ この問題を解決するための一手段として、例えば第１Ｉ
Ａに示す実施例の画像処理装置は、画像情報の一部領域
の境界情報を保持するマスクメモリ１２．１３と、該マ
スクメモリ１２．１３との保持境界情報（指定埴域）に
従い、画素が当該指定領域内か否かを比較判別する比較
器１９．２０とを備える。

［作用］ かかる第１図の構成において、比較器１９゜２０の比較
結果に従い、マスク領域の判別を行なうことができる。

このため、マスク情報の保持メモリ容量が少なく、また
、切り抜き形状に制限なく、拡大、縮小、回転等の画像
変換処理が高速で行なえる。

［実施例］ 以下、図面を参照して本発明に係る一実施例を詳説する
。

「第１実施例」 第１図は本発明に係る一実施例のブロック図である。図
中１０は副走査カウンタ、１１は主走査カウンタ、１５
はラッチ、１６は画像開始信号、１７は主走査開始信号
、１８は画素クロック信号であり、これらは第４図に示
す構成と同様構成である。

更に、１２．１３はマスクメモリＡ、Ｂ、１９はマスク
メモリＡ１２の読出し値と主走査カウンタ１１頒とを比
較する比較器Ａ、２０はマスクメモリＢ１３の読出し値
と主走査カウンタ１１値とを比較する比較器２０．２１
はゲート回路である。

このマスクメモリＡ、Ｂ　（１２，１３）の第３図に示
すマスキングパターンに対する構成（保持データ）を例
として第８図に示す。

副走査カウンタｌＯよりの副走査アドレス１０ａに対し
てそれぞれ１４に示すビット長を有しており、マスク領
域に対する境界情報を保持している。マスクメモリＡ１
２には切り抜きを始める主走査アドレス、マスクメモリ
Ｂ１３には切り抜きを終了する主走査アドレスが格納さ
れている。例えば副走査アドレス“４″においては、主
走査アドレスが“１９″より切り抜きを始め、主走査ア
ドレスが“２５″で切り抜きを終了することを示してい
る。この境界情報は第５図に示すビットマツプのマスク
メモリ情報を有するメモリの容量が１Ｍビットとすると
、ビット長１４を１０ビツトとしても合計２０にビット
の容量で同様のマスク情報を記憶することができ、５０
分の１の容量で足りる。

また画像情報をＡ４サイズ１６トツト／ｍｍで解像した
画像は４７５２Ｘ３３６０画素となり、ヒツトマツプメ
モリでは合計約１６Ｍビットとなるが、本実施例によれ
ばＩＪｈあたりのビット長が１２ビツトで足り、総容量
的１１４にビットで済む。従って、ビットマツプのマス
クメモリと比較して約１４０分の１の記憶８清である。

一方、比較器Ａ、Ｂ（１９，２０）による比較の結果で
ある出力２２．２３はゲート回路２１に入力され、更に
その出力がラッチ１５にラッチされる。ここでラッチ１
５にラッチされる値は（マスクメモリＡ出力値１２ａ） ≦（主走査カウンタ値） カッ（マスクメモリＢ出力値１３ａ） 〉（主走査カウンタ値） である、これはまた以下の様に表わすこともできる。

（切り抜き開始主走査アドレス） ≦（主走査カウンタ値） かつ（切り抜き終了主走査アドレス） 〉（主走査カウンタ値） 従ってこのラッチ１５出力１５ａの１″又は°Ｏ”′に
よりマスキング処理を実行することにより、大容量のビ
ットマツプメモリを必要とせず、比較器２個とゲート回
路１個というわずかの回路構成の追加で滑らかなビット
マツプのマスクメモリに匹敵する品質のマスキング処理
が高速で行なえる。

［第２実施例］ 以上説明した実施例は、最も単純な構成であるが、以下
に本発明に係る他の異なった実施例を説明する。

第１図及び第８図に示した実施例においては、主走査方
向に対して（１の副走査に対して）１回のオン／オフし
か許されず、複雑な切り出し図形の場合には対処できな
い。

例えば、第９図に示されるビットマツプマスクと同じパ
ターンを生成することができない、なぜなら、副走査２
５．２６番目において、オン／オフがそれぞれ３回ずつ
繰り返されているからである。

＝・般的に第１図の構成では凸領域のマスクしか扱えな
い。このため、任意の形状のマスクを取り扱う様にする
ため、第１０図、第１１図に示す如くマスクメモリをア
ドレス方向に必要量だけ適当に、又語長方向に１ビツト
拡張して、オン、／オフが繰り返される副走査には、オ
ン／オフの繰り返される回数と同じ語数割り当て、引き
続く語が回−の副走査に対するものであるか否かを、拡
張した１ビツトに割り当てる。

第１０図はこの本発明に係る他の実施例のブロック図で
あり、第１図と同様構成には同一番号を付した。

第１０図のマスクメモリアドレスカウンタ２４は１１図
の副走査カウンタ１０と異なり、副走査と１対１に対応
しないマスクメモリアドレス２４ａを出力する。またマ
スクデータ用のメモリとしてはマスクメモリＡ１２、マ
スクメモリＢ１３と共に、引き続くマスクメモリＡ１２
、Ｂ１３のｉＪが同一の副走査のものであるか否かを区
別（判別）するためのフラグビットメモリ２５とにより
構成されている。またゲート回路２８も追加されている
。

このマスクメモリＡ１２．Ｂ１３．フラグビットメモリ
２５に帛９図に示すビットマツプのマスクパターンを記
憶した例を第１１図に示す。

マスクメモリアドレス２４ａが“２４″以γの場合には
マスク領域のオン／オフは１回であり、１回毎の副走査
（１０ａ）でマスクメモリアドレスカウンタ２４も１つ
づつカウントアツプされる。しかし、主走査カウンタ１
１の値が′０゛となり、マスクメモリアドレス２４ａが
次の２５″となったときには各マスクメモリＡ１２、Ｂ
１３．フラグビットメモリ２５の出力は各々“９°’、
”１８”、　　“０′°となる。

ここで画素クロック信号１８が立上ると順次主走査カウ
ンタ１１がカウントアツプされる。そして主走査カウン
タ１１の値が“９”となると比較器ＡＩ９の入力Ａと入
力Ｂが共に等しくなり、出力２２が１　”となる、なお
この時、比較器Ｂ２０の入力Ａ（１３）は°’１３”で
あり、入力Ｂは°９′°であり、出力２３は°°Ｏ″で
ある。従ってゲート回路２１出力は“１°°となる。こ
のため次の画素クロック信号１８によりラッチ１５がセ
ラトコれ、出力が′１′°となり、以降の画像データは
出力許可される。

さらに画業クロック信号１８が続けて８回到達すると主
走査カウンタ１１値が’　１８　”となり、比較器Ｂ２
０の両入力が等しくなり、出力が”　１　”となる。よ
ってゲート回路２１の入力は両方とも°ｌ″となり、こ
の時にはゲート回路２８も満足され、次の画素クロック
信号１８によりラッチ１５がリセットされ、マスキング
の終了を報知する。またマスクメモリアドレスカウンタ
２４も１つカウントアツプされる。　かくしてマスクメ
モリアドレスカウンタ２４の（ｆ＋は’　２６　”とな
り、マスクメモリＡ１２．Ｂ１３．フラグビットメモリ
２５の各出カイ直は’１９”　、”２１”。

″′Ｏパとなる。そして上述と同様にしてラッチ回路１
５がｔ走査カウンタｌｌの“１９′′。

“２１′′の次の画素クロック信号によりセット／リセ
ットされ、この後、マスクメモリアドレスカウンタ２４
がインクリメントされる。

次に、マスクメモリアドレスカウンタ２４の値が’　２
７　”となると対応するマスクメモリＡ１２、Ｂ１３．
フラグビットメモリ２５の各個は２２°′　、３２″及
び“１°′となり、ラッチ１５は主走査アドレス値が“
２２パでセットされ“３２”でリセットされ、それにと
もない出力もオン／オフするが、ゲート回路２８は満足
されず、ここでマスクメモリアドレスカウンタ２４がイ
ンクリメントされることはない。そして次の主走査開始
信号１７の到達により始めてインクリメントされること
１こなる。

この詩の副走査アドレスｌＯａは“２６”であるが、マ
スクメモリアドレスカウンタ２４の（力は”　２８　”
となっている。

以上の処理タイミングを第１２図に示す。

以上の構成及び処理を行なうことにより、第９図に示す
ビットマツプマスクと同じ効果を得ることができる。

本実施例の構成においては１副走査当りのマスクのオン
／オフが１３４回以下であればマスクメモリとしてビッ
トマツプメモリ、を用いる場合に比し、少ない記憶容量
で複雑なマスキング処理を実行できる。

［第３実施例］ また、以上の実施例においては副走査アドレスとメモリ
アドレスか１対１に対応していないため、任意の副走査
位置より処理を開始することは難しい。このため、任意
の副走査位置より、容易にマスキング処理を実行するこ
とのできる構成を第１３図に示す。

第１０図と同様構成には同一・番号を付した。

ここでは第１０図の構成に加えてマスクメモリアドレス
カウンタ２４の前に副走査と１対１に対応したアドレス
値を有する副走査メモリ２９を有し、マスクデータを２
つの階層に分けて記憶している。これらのマスクデータ
記憶メモリの詳細構成を第１４図に示す。

副走査アドレス１０により副走査メモリ２９の内容が読
出され、マスクメモリアドレスカウンタ２４に入力され
、画像開始信号１６の入力によりマスクメモリアドレス
カウンタ２４に取り込まれる。後は第１０図に示した第
２の実施例と同じ課程をたどる。このため、任意の副走
査よりマスクデータの読出しを行うことができる。

［第４実施例Ｊ 第９図に示すマスクパターンにおいては、副走査アドレ
スの°０″〜”　２　”　、及び、′３０”〜”　３９
　”はマスク部分がなく、対応するマスクメモリＡ１２
．Ｂ１３及びフラグビットメモリ２５の内容もこれらの
全域において全く同一内容である。また詳細図示はない
が副走査アドレス°“１５″〜°°２１”°においても
各メモリの内容は全く同一のちのである。このためこの
重複記憶領域の記憶容量を軽減するために第１４図に示
す副走査メモリ２９に対して副走査に対して記憶内容の
重複を許し、また昇順に並んでいないことを許す例を第
１５図に示す。またこの場合の回路構成を第１６図に示
す。第１６図においては第１３図の副走査メモリ２９の
前に第１図に示す副走査カウンタ１０と同様のカウンタ
を配している。

ここで３０は副走査開始アドレスである。主走査開始信
号１７によりマスクメモリアドレスカウンタ２４には副
走査カウンタ１０によりアドレッシングされた副走査メ
モリ２９の内容がロードされるため、異なる副走査に対
しても同一のマスクメモリＡ１２．Ｂ１３及びフラグビ
ットメモリ２５がアドレスされる。

従って第１５図に示す如く、例えば第２、第３の実施例
では副走査メモリりの語数のメモリ宵闇−が必要であっ
たか、それが大幅に軽減することができ、第９図に示す
例では２５語の容量で足りている。ちなみに第１３図、
第１４図に示す実施例では合計４４語の容量が必要であ
った。

また以りの様に構成することにより、マスクパターンの
変更に際しても対応する副走査方向の部分のみマスクメ
モリ等の記憶内容を書き換えればよく、またメモリ語数
が増加する場合にも占き込まれていない次のアドレスよ
りマスクデータを書き加えることができる。

第９図に示すマスクパターンを書き換えて第１７図に示
すマスクパターンとする場合における副走査メモリ２９
及びマスクメモリＡ１２．Ｂ１３、フラグビットメモリ
２５の内容を第１８図に示す。

ここではマスクパターンの変更された副走査アドレスに
対応する副走査メモリ２９の“１４“〜”　２１　”の
内容を書き換えマスクメモリＡ１２゜Ｂ１３．フラグビ
ットメモリ２５の各アドレス”　２５　”〜°“３６”
に新たなマスクパターン情報をどき込めばよい。このた
め非常に簡易に、かつ高速で任意のマスクパターンに変
更することができる。第１３図に示す実施例でマスクパ
ターンを変更すると副走査メモリの書き換えに加えて、
マスクメモリＡ１２．Ｂ１３．フラグビットメモリ２５
の変更開始位置以降を全て書き換え、ずらさなければな
らず、時間もかかり、非常に面倒であった。

以北４つの実施例はいずれもラスク上に転送される画像
に同期して画像有効信号を送ることが可能であり、入力
画像をそのようなラスタデータとして入力する画像処理
装置に対しては特に有効である。

またメモリ容量が数七分の＝−以下と極端に小さくなる
ので、画像データの拡大処理に備えてマスクパターンに
対する記憶アドレス値を小数点以下まで用意して（又は
アドレス値を浮動小数点数として保持して）おき、通常
のマスクパターン読出し時には小数点以下を切り捨てた
アドレス値として読出し、画像データ等の拡大処理が行
なわれる場合にはこの小数点以下の値も共に拡大処理の
補間のパラメータとして使用することが望ましい。

更に副走査方向に対しても、一度に隣り合う２つの副走
査について読み出し、内挿処理を行ない、副走査方向を
も含めて滑らかな切り抜き境界を得ることも可能である
。

これはラスク上に送られる２次元データの回転を近傍計
算で内挿しながら行なうという提案に対しても応用がで
きるものである。

この様に、画像メモリの読出しアドレスの小数点以下は
通常の画像処理における画像メモリやマスクメモリのア
クセスには使用せず、例えば拡大処理においては！４接
する主走査方向画像又は２ラインの副走査方向の画像デ
ータをそれぞれ倍率に応じた回数分読み出すが、この時
、階調を有する画像データの濃度をこの小数点以下の値
を参考として滑らかな切り抜き境界を得る。例えば、小
数点以下がｎ、７であれば２倍時には切り出し境界を当
該整数部のアドレスｎ　、７＋０．７＝　（ｎ＋１）、
４となり次の走査後位置を切り出し境界とすることがで
きる。

［発明の効果］ 以上説明した様に、本発明によれば各主走査１ライン毎
に境界領域のオン／オフ位置を保持するメモリを有する
領域生成回路を設けることにより、（０大きな容量を必
要としていたビットマツプメモリを備えたのと同じ効果
をはるかに小さなコストで実現でき、（２）！、ＩＩＪ
り抜き領域を生成する際の処理を高速化することができ
、（：３）アドレスを小数点以下まで有することにより
、画像データの拡大等の画像変倍走査を伴っても切り出
し境界を滑らかにすることができる。

【図面の簡単な説明】

７５１図は本発明に係る一実施例のブロック図、第２図
（Ａ）〜（Ｃ）はマスキング処理の説明図、 第３図はマスキングパターンを示す図、第４図は従来の
マスキングパターン主成部構成図、 第５図は従来の第３図に示す１マスキングパターンのビ
ットマツプメモリによる記憶側図、第６図は他の従来の
第３図に示すマスキングパターンに対する矩形マスキン
グパターン生成側図、 第７図（Ａ）、（Ｂ）は従来の矩形パターンによるマス
キングの例を示す図、 第８図は本実施例による第３図に示すマスキングパター
ンの記憶例を示す図、 第９図はビットマツプで表わした他のマスキングパター
ンを示す図、 第１０図、第１３図、第１６図は本発明に係る他の実施
例のブロック図、 第１１図、第１４図、第１５図は本実施例による第９図
に示すマスキングパターンの記憶例を示す図、 第１２図は第１０図に示す本実施例の動作タイミングチ
ャート、 第１７図は他ビットマツプに表わした第９図に示すマス
キングパターンの変更例を示す図、第１８図は第１６図
に示す本実施例における第１７図に示すマスキングパタ
ーンへの変更時のマスキングパターンの記憶例を示す図
である。 図中、１０・・・副走査カウンタ、１１・・・主走査カ
ウンタ、１２，１３．・・・マスクメモリ、１９゜２０
・・・比較器、２４・・・マスクメモリアドレスカウン
タ、２５・・・フラグビットメモリ、２９・・・副走査
メモリである。 第１図 ′４１・ｙ別１ダ１／′フロ・ソクロ 第２図 ７２キ〉り゛ズロ理ハ倉１８図 （Ｃ） マス千ンク゛り１１ 第６図 ΔｉイＬスαｒ１コ七す（Ｌａ （Ａ）　　　　　　　　　　　　（Ｂ）＠塀 、Ｘ ＜Ｊ−ゝＷ−ＩＮｌ＋Ｊ”−°　　　　　　　　　　　
　　　　、９．り”−ｏ（’−・・・　　　　　、べが
Ｎ−へ特　　　　　蘭 第１４図 マスクメそり寒い【図 第１５図 マスクＸモリ隋Ａ°田 第１８図 マスクＸモリ４１欠°圓

Claims (3)

【特許請求の範囲】
1. （１）画像情報の一部領域を指定する指定手段と、該指
   定手段により指定された領域の画像情報を画像処理する
   画像処理手段とを備え、前記指定手段は画像情報の主走
   査１ライン毎の前記領域の境界情報を保持し、該保持情
   報により領域指定を行なうことを特徴とする画像処理装
   置。
2. （２）指定手段は階層構造メモリを備え、前段メモリが
   後段メモリのアドレス値を保持し、主走査１ライン毎に
   複数の任意の境界情報を保持可能とすることを特徴とす
   る特許請求の範囲第１項記載の画像処理装置。
3. （３）指定手段で保持の境界情報は領域開始主走査アド
   レス及び領域終了主走査アドレスであり、該主走査アド
   レス情報には小数部を有することを特徴とする特許請求
   の範囲第１項又は第２項記載の画像処理装置。