JPS62271447A - 誘電体分離基板の製造方法 - Google Patents

誘電体分離基板の製造方法

Info

Publication number
JPS62271447A
JPS62271447A JP11345286A JP11345286A JPS62271447A JP S62271447 A JPS62271447 A JP S62271447A JP 11345286 A JP11345286 A JP 11345286A JP 11345286 A JP11345286 A JP 11345286A JP S62271447 A JPS62271447 A JP S62271447A
Authority
JP
Japan
Prior art keywords
island
film
oxide film
groove
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11345286A
Other languages
English (en)
Inventor
Yoshiyuki Kanai
金井 美之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP11345286A priority Critical patent/JPS62271447A/ja
Publication of JPS62271447A publication Critical patent/JPS62271447A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 3、発明の詳細な説明 (産業上の利用分野) この発明は、深さが異なる24類の&金同−基板内に有
する誘電体分離基板の製造方法に関する。
(従来の技術) 高耐圧素子と低耐圧素子とを同−誘電体分離基板に混載
する場合、高耐圧素子が形成される島を床くする一万、
低耐圧素子が形成される島を浅く形成することが行われ
ている。これは、高耐圧素子が形成される島は深くする
ことにより耐圧を得る一万、低耐圧素子が形成される島
は浅く形成することにより、低耐圧素子のコレクタ抵抗
を低減させ、素子の性能を向上させようとするものであ
る。
このように、深さが異なる2種類の島を同一基板内に有
する誘電体分離基板は、従来、第2図に示すようKして
製造されている。この方法は特開昭60−751号公報
に開示される。
まず、シリコン基板1を酸化し、主表面に酸化膜(シリ
コン酸化m)2を形成する(第2図(a))。
次に、通常のホトリソ番エツチングにより酸化!l!2
のパターニングを行い、この酸化膜2を深い島を形成す
る領域にのみ残す。その後、残存酸化膜2t−マスクと
して、深い島と浅い島の深さの差分だけシリコン基板1
を異方性エツチングし、凹溝3,4を形成する。これに
よシ、マスクとしての酸化膜2の下には、深い島の底部
部分5が形成される。また、凹溝4の底面には、浅い島
の底面部が露出し比ことになる。(第2図(b))次に
、酸化膜2を除去した後、再びシリコン基板lを酸化す
ることにより、凹溝3,4の内壁を含む基板1主表面側
の全面に酸化膜(シリコン酸化膜)6を形成する。さら
に、この酸化膜6を選択的に覆うように、通常のホトリ
ソにてレゾストパターン7を形成する。ここで、レソス
トノぐターン7は、詳しくは、前記深い島の底部部分5
を覆うように、また、凹溝4底面の浅い島となる部分を
覆うように形成される。(第2図(C))しかる後、レ
ゾストパターン7をマスクとして酸化膜6をエツチング
する。これKより、酸化膜6はレゾストパターン7と同
一ノダターンとなり、つまシは、前記深い島の底部部分
5を覆う酸化膜6aと、凹溝4底面の浅い島となる部分
を覆う酸化、16bに/(ターン化される。その後、レ
ゾスト・ぞターン7を除去する。(第2図(d))その
後、酸化1i6a+6bliマスクとして凹溝3.4の
底部を異方性エツチングし、7m8を形成する。これに
よシ、酸化膜6bで覆われた部分には浅い島9が形成さ
れ、他方酸化膜6aで覆われた部分には、深い島の残シ
の部分が形成されて深い島10が完成する。(第2図(
e))その後、酸化膜6a、6bを除去した上で、凹溝
3.4とV溝8の内壁を含む基板1主表面側の全面に分
離酸化膜Lit−形成し、さらにその上に多結晶シリコ
ンなどの支持体層12を形成する。
そして、続いて、基板1の反対側の主表面を、前記V溝
8の先端が露見するまで研磨し、島9 、10を分離す
ることにより誘電体分離基板が完成する。
(第2図(f)) (発明が解決しようとする問題点) しかしながら、上記のような従来の製造方法では、第2
 図(c)のレゾストパターン7の形成精度に原因して
第2図(e)のV溝形成時のマスク(酸化膜6a、6b
)を良好に形成することができないため、最終的に良好
な形状をもつ島9.10を形成できない問題点があった
。すなわち、レゾストパターン7は、凹溝4の底面と、
深い島の底部部分5(台形部)で形成されているが、台
形部の上端と凹溝4の底面とでは通常20μm以上の段
差がある。コf)fCめ、レゾストパターン7には膜厚
にむらができ、特に台形部の角であるA1部でレゾスト
が薄くなり、凹溝4の底面であるB1部でレゾストが厚
くなる。このため、レジスト膜厚をA1部に合わせると
、B1部の膜厚が厚くなシ過ぎてパターンの解偉度が悪
くなり、また、B1部に合わせると、A1部でレゾスト
が酸化膜6をカバーしなくなる。そして、これらの結果
、マスクとしての酸化膜6bの精度が低下したり、酸化
膜6aの台形部角部の部分がエツチング除去されてしま
い、その結果として酸化膜6a、6b(マスク)の下に
できる島9.10の形状が悪化する。
この発明は上記の点く鑑みなされtもので、その目的は
、■溝形成時に良好なマスクを得ることができ、延いて
は良好な島形状を得ることができる誘電体分離基板の製
造方法を提供することにある。
(問題点を解決するための手段) この発明では、シリコン基板の主表面上に酸化膜を形成
した後、窒化膜を形成し、さらにこの2層膜を所望の・
ダターンに形成して采い島を形成する領域にのみ残し、
以後、最後までその残存2層膜を深い高部のマスクとし
て用いる。ま之、その2層膜をマスクとして深い島と浅
い島の深さの差分だけシリコン基板を異方性エツチング
して凹溝を形成した後、前記2層膜をマスクとして凹溝
の底・側面部に酸化膜を形成し、次に、浅い島となる凹
溝の底面部のみにレジストが残るようにホトリソを行っ
た後、そのレジストと前記2層膜の窒化膜をマスクとし
て前記酸化膜のエツチングを行うことにより、この酸化
膜を浅い島となる凹溝の底面部のみに浅い島のマスクと
してのみ残す。そして、この酸化膜と前記2層膜をマス
クとして2回目の異方性エツチングにより凹溝底部にv
pIを形成する。
(作用) 上記方法によれば、凹溝形成後ホトリソ・エツチングで
形成されるマスクは、凹溝底面の浅い高部のマスクのみ
である。したがって、その際のレジストは、凹溝底面で
の解像度が最もよい条件で膜厚を設定すればよい。そし
て、そのレジストの・2ターニングを行うことにより該
レジストを浅い島となる凹溝の底面部のみに高精度に残
すことができ、さらにその残存レジストをマスクとして
酸化膜をエツチングすることにより、残存酸化膜からな
る前記浅い高部のマスクを高精度に得ることができる。
また、深い高部のマスクは、上記レジストの影響を受け
ずに、最初の工程で高精度に作られている。そして、こ
れら高r+度のマスクを用いてV溝形成が行われる。
(実施例) 以下この発明の一実施例を第1図を参照して説明する。
まず、シリコン基板21を酸化し、主表面に例えば50
0^〜3000^厚の酸化膜(シリコン酸化膜)22a
を形成する。次に、その上にCVD法によシ窒化膜22
bを例えば1000〜2000λ厚に形成する。(第1
図(&)) 次に、ウェットまたはドライエツチングによりffl化
膜22bのパターニングを行い、この窒化膜22bを深
い島を形成する領域〈のみ残す。続いて、残存窒化膜2
2bをマスクとして酸化膜22a全通常のエツチングに
て窒化膜22bと同一パターンにエツチングする。その
後、窒化膜22bと酸化g 22 aからなる2膚膜2
2をマスクとして、深い島と浅い島の深さの差分だけK
OE(系のエツチング液でシリコン基板21を異方性エ
ツチングし、凹溝23,24を形成する。ここで、エツ
チングレートは、窒化膜Fi=Oμ”/min (殆ど
エツチングされない)、酸化膜は20〜50A/min
、シリコンは0.5〜1.0μm/miユなので、20
〜70μmの基板シリコンのエツチングに対して前記2
層膜22からなるマスク材は有効に作用する。そして、
このエツチングにより、マスクとしての2膚膜22の下
には深い島の底部部分25が形成される。また、凹溝2
4の底面には、浅い島の底面部が露出したことになる。
(第1図(b)) 次に、2膚膜22をマスクとして凹溝23 、24の底
・側面部に酸化膜(シリコン酸化膜)26を例えば70
00〜12000λ厚に形成する。その後、レジストの
塗布とパターニングという通常のホトリソにて、凹溝2
4底面の浅い島となる部分を覆うように、より正確には
、その部分の前記酸化膜26を覆うようにレジスト・ぐ
ターン27を形成する。このレソストノターン27は0
.5〜2μmの膜厚で形成される。(第1図(C)) しかる後、そのレジストパターン27と前記2層膜22
の窒化膜22bをでスフとして通常のエツチングにて酸
化膜26の不要部分を除去することにより、この酸化膜
26を、凹溝24底面の浅い島となる部分にのみ残す。
この時、窒化膜22bがエツチングのマスクとなるため
、この窒化膜22b下の酸化膜22aはエツチングされ
ずに残り、したがって、この酸化膜22aと窒化膜22
bからなる2膚膜22がこの後行われる第2の異方性エ
ツチング(V溝形成)のマスク材となる。この酸化膜2
6のパターニング後レジスト・々ターン27は除去され
る。(第1図(d)) しかる後、TA存叡化膜26と2膚膜22をマスクとし
て凹n23,24の底部を異方性エツチングし、Vt8
28を形成する。これにより、酸化膜26の下には浅い
島29が形成され、他方2層膜22の下には、深い島の
残りの部分が形成されて深い島30が完成する。(第1
図(e))その後、2層膜22のうち窒化膜22bを例
えば熱リン酸で除去する。この時、基板シリコンもエツ
チングされるが無視できる程度であり、実用上問題ない
。しかる後、酸化1!22a、26を除去する。
その後、凹溝23,24とV溝28の内壁を含む基板2
1主表面側の全面に例えばシリコン酸化膜などの分離絶
縁膜31を0.5〜2μmの膜厚で形成し、さらにその
上に多結晶シリコンなどの支持体層32をシリコン基板
21と同じぐらいの膜厚で形成する。そして、続いて、
基板21の反対側の主表面を、前記■溝28の先瑞が露
見するまで研磨し、島29.30を分離することにより
誘電体分離基板が完成する。(第1図(f))(発明の
効果) 以上詳細に説明し念ように、この発明の製造方法では、
深い高部のマスクとしては、最初に作られた2層膜(酸
化膜と窒化膜)からなるマスクを最後まで使用し、凹溝
形成後のホトリソ・エツチングによっては、凹溝底部の
浅い高部のマスクのみを形成したので、ホトリソ工程に
原因する問題点を解決して、V@影形成時、深い高部お
よび浅い高部共に高精度のマスクを得ることができ、延
いては、深い高部および浅い高部共に島形状の漫れた誘
電体分離基板を実現できる。
【図面の簡単な説明】
第1図はこの発明の誘電体分離基板の製造方法の一実施
例を示す工程断面図、第2図は従来の誘電体分離基板の
製造方法を示す工程断面図である。 21・・・シリコン基板、22露・・・酸化膜、22b
・・・窒化膜、22・・・2層膜、23.24・・・凹
溝、25・・・深い島の底部部分、26・・・酸化膜、
27・・・レジストノーターン、28・・・V溝、29
・・・浅い島、30・・・深い島、31・・・分離絶縁
膜、32・・・支持体層。 2ヂb ¥戸で巳ヨ、−一1−τま七】毛口1)工土呈r1ζ−
ゼ日3図竿1図 3! ゛ト字E明−ラミ先イデ)0工1呈遺りi−5セ[≧3
第1 図 イ疋釆ズシ六0工1呈オ斤面図 竺 21’W”

Claims (1)

  1. 【特許請求の範囲】 (a)シリコン基板の主表面上に酸化膜を形成した後、
    窒化膜を形成し、さらにこの2層膜を所望のパターンに
    形成して深い島を形成する領域にのみ残す工程と、 (b)その残存2層膜をマスクとして、深い島と浅い島
    の深さの差分だけシリコン基板を異方性エッチングし、
    凹溝を形成する工程と、 (c)その後、前記2層膜をマスクとして前記凹溝の底
    ・側面部に酸化膜を形成し、次に、浅い島となる凹溝の
    底面部のみにレジストが残るようにホトリソを行い、さ
    らにそのレジストと前記2層膜の窒化膜をマスクとして
    前記酸化膜のエッチングを行うことにより、この酸化膜
    を前記浅い島となる凹溝の底面部のみに残す工程と、 (d)その後、前記レジストを除去した後、前記残存酸
    化膜と前記2層膜をマスクとして、浅い島の全体と深い
    島の残りの部分を形成するためのV溝を前記凹溝底部に
    形成する工程と、 (e)その後、前記2層膜および酸化膜を除去した後、
    前記溝の内壁を含む前記基板の主表面側全面に分離絶縁
    膜を形成し、さらにその上に支持体層を形成する工程と
    、 (f)その後、前記シリコン基板の反対側の主表面を、
    前記V溝先端が露見するまで研磨する工程とを具備して
    なる誘電体分離基板の製造方法。
JP11345286A 1986-05-20 1986-05-20 誘電体分離基板の製造方法 Pending JPS62271447A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11345286A JPS62271447A (ja) 1986-05-20 1986-05-20 誘電体分離基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11345286A JPS62271447A (ja) 1986-05-20 1986-05-20 誘電体分離基板の製造方法

Publications (1)

Publication Number Publication Date
JPS62271447A true JPS62271447A (ja) 1987-11-25

Family

ID=14612590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11345286A Pending JPS62271447A (ja) 1986-05-20 1986-05-20 誘電体分離基板の製造方法

Country Status (1)

Country Link
JP (1) JPS62271447A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6365022B1 (en) 1999-03-19 2002-04-02 Alphasense Limited Gas sensor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6365022B1 (en) 1999-03-19 2002-04-02 Alphasense Limited Gas sensor

Similar Documents

Publication Publication Date Title
JPWO2001067509A1 (ja) 半導体装置およびその製造方法
JPH04354126A (ja) 半導体装置の製造方法
JPS62271447A (ja) 誘電体分離基板の製造方法
JP2748465B2 (ja) 半導体装置の製造方法
JPS6211491B2 (ja)
JPS63155621A (ja) 半導体装置の製造方法
JPS6232609A (ja) 半導体装置の製造方法
JP2570729B2 (ja) 半導体装置の製造方法
JPH0252451A (ja) 誘電体分離基板の製造方法
JPH01206645A (ja) 半導体装置の製造方法
JPS61287233A (ja) 半導体装置の製造方法
JPS6336545A (ja) 絶縁分離型半導体装置の製造方法
JPH0323648A (ja) 誘電体分離基板の製造方法
JP2504239B2 (ja) 半導体装置の製造方法
JPS63250838A (ja) 誘電体分離基板の製造方法
JPH0480944A (ja) 誘電体分離基板の製造方法
JPH03201460A (ja) 誘電体分離基板の製造方法
JPH02226742A (ja) 半導体装置の製造方法
JPH038338A (ja) 多層配線構造の製造方法
JPS6359532B2 (ja)
JPH02230718A (ja) 目合わせマークおよびその作製方法
JPS63131537A (ja) 半導体装置の製造方法
JPH0297037A (ja) 誘電体分離基板の製造方法
JPS60158652A (ja) 半導体装置及びその製造方法
JPH01196830A (ja) 半導体基板への溝形成方法