JPS622772Y2 - - Google Patents
Info
- Publication number
- JPS622772Y2 JPS622772Y2 JP4905882U JP4905882U JPS622772Y2 JP S622772 Y2 JPS622772 Y2 JP S622772Y2 JP 4905882 U JP4905882 U JP 4905882U JP 4905882 U JP4905882 U JP 4905882U JP S622772 Y2 JPS622772 Y2 JP S622772Y2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- conductive layer
- semiconductor element
- high frequency
- insert
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 8
- 125000006850 spacer group Chemical group 0.000 claims description 5
- 239000004020 conductor Substances 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052573 porcelain Inorganic materials 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Landscapes
- Waveguides (AREA)
Description
【考案の詳細な説明】
本考案は、超高周波回路に用いる半導体装置に
関するものである。
関するものである。
セラミツクケースを用いた従来の超高周波用半
導体装置は、第１図の如くセラミツク製ケース１
に側壁２にリード板３を埋め込んで、内部に設け
た半導体素子４の電極を外部に導出していた。こ
のように構成された従来の半導体装置は、リード
板埋込部にある程度の強度を持たせるため、側壁
２の部分の厚さを充分にとらなければならなかつ
た。そのため、上記従来の半導体装置を第２図の
如く、絶縁基板１２上に導体板１３，１４を設け
たストリツプラインからなる超高周波回路に取り
付けた場合、セラミツクケース１の側壁２の厚さ
が厚いため、導体板１３あるいは１４と半導体素
子４との間の距離ｌが大きくなり、超高周波回路
に使用する場合、大きな損失を生じるという欠点
があつた。
導体装置は、第１図の如くセラミツク製ケース１
に側壁２にリード板３を埋め込んで、内部に設け
た半導体素子４の電極を外部に導出していた。こ
のように構成された従来の半導体装置は、リード
板埋込部にある程度の強度を持たせるため、側壁
２の部分の厚さを充分にとらなければならなかつ
た。そのため、上記従来の半導体装置を第２図の
如く、絶縁基板１２上に導体板１３，１４を設け
たストリツプラインからなる超高周波回路に取り
付けた場合、セラミツクケース１の側壁２の厚さ
が厚いため、導体板１３あるいは１４と半導体素
子４との間の距離ｌが大きくなり、超高周波回路
に使用する場合、大きな損失を生じるという欠点
があつた。
本考案は前述の如き欠点を改善した新規な考案
であつて、その目的は簡単な構造で高周波損失の
少ない超高周波用半導体装置を得ることにある。
であつて、その目的は簡単な構造で高周波損失の
少ない超高周波用半導体装置を得ることにある。
その目的を達成させるため、本考案の高周波用
半導体装置は、絶縁物製のケースの中に半導体素
子を収納した半導体装置において、前記絶縁物製
ケース外に一部が引出される少なくとも二つの部
分からなる導電層が付着された鍔部を持つた絶縁
物製ケース、前記導電層のいずれか一方に電気的
に接続された電極を有し且つ他方の導電層或いは
別個に形成された導電層上に固着された半導体素
子のそれぞれを備え、前記各導電層の表面は同一
面上に在ることを特徴とするもので、以下実施例
について説明する。
半導体装置は、絶縁物製のケースの中に半導体素
子を収納した半導体装置において、前記絶縁物製
ケース外に一部が引出される少なくとも二つの部
分からなる導電層が付着された鍔部を持つた絶縁
物製ケース、前記導電層のいずれか一方に電気的
に接続された電極を有し且つ他方の導電層或いは
別個に形成された導電層上に固着された半導体素
子のそれぞれを備え、前記各導電層の表面は同一
面上に在ることを特徴とするもので、以下実施例
について説明する。
第３図は一実施例を示すもので、アルミナ磁器
等の絶縁物製基板４０表面上に導電層４１，４２
を設け、導電層４２上には半導体素子４３を載置
し、リード線をもつて半導体素子の電極４３′と
導電層４１とを電気的に接続する。前記基板４０
上の半導体素子４３の周囲には、中央に窓４４を
設け、前記基板４０の幅ａよりも狭い絶縁物製ス
ペーサ４５を設け、その上に絶縁物製の蓋４６を
載置して、絶縁物製基板４０、絶縁物製スペーサ
４５、蓋４６からなるケースの中に半導体素子４
３を気密封止し、超高周波用半導体装置４７を形
成する。なお、上記実施例において、基板４０の
導電層４１，４２が露出した両端部分が鍔部４
８，４９となる。
等の絶縁物製基板４０表面上に導電層４１，４２
を設け、導電層４２上には半導体素子４３を載置
し、リード線をもつて半導体素子の電極４３′と
導電層４１とを電気的に接続する。前記基板４０
上の半導体素子４３の周囲には、中央に窓４４を
設け、前記基板４０の幅ａよりも狭い絶縁物製ス
ペーサ４５を設け、その上に絶縁物製の蓋４６を
載置して、絶縁物製基板４０、絶縁物製スペーサ
４５、蓋４６からなるケースの中に半導体素子４
３を気密封止し、超高周波用半導体装置４７を形
成する。なお、上記実施例において、基板４０の
導電層４１，４２が露出した両端部分が鍔部４
８，４９となる。
このように構成された半導体装置４７の鍔部４
８，４９の導電層４１，４２を第４図ａの如く、
ストリツプラインからなる超高周波回路の導体板
１３，１４上に接触せしめ、半田等により電気的
に接触せしめて半導体回路に組み込む。なお第４
図ｂは導体板１３，１４を設けた位置決め用穴を
有する超高周波回路の斜視図である。
８，４９の導電層４１，４２を第４図ａの如く、
ストリツプラインからなる超高周波回路の導体板
１３，１４上に接触せしめ、半田等により電気的
に接触せしめて半導体回路に組み込む。なお第４
図ｂは導体板１３，１４を設けた位置決め用穴を
有する超高周波回路の斜視図である。
本考案は、上記の実施例においてもあきらかな
如く、絶縁物製ケースに鍔部を設け、鍔部表面に
少なくとも二つの部分からなる導電層が付着さ
れ、その一方の導電層或いは別個に形成された導
電層上に固着された半導体素子の電極を前記他方
の導電層に電気的に接続し、そして、それ等各導
電層を略同一面上に在るようにし、且つ、前記二
つの部分からなる導電層を半導体素子の引出電極
としたので、何らリード板を絶縁物製ケースの側
壁に埋込むことがなく、半導体素子と外部接続回
路との距離l′，l″を接近せしめることができるの
で、超高周波回路における高周波損失を減少せし
めることができる。
如く、絶縁物製ケースに鍔部を設け、鍔部表面に
少なくとも二つの部分からなる導電層が付着さ
れ、その一方の導電層或いは別個に形成された導
電層上に固着された半導体素子の電極を前記他方
の導電層に電気的に接続し、そして、それ等各導
電層を略同一面上に在るようにし、且つ、前記二
つの部分からなる導電層を半導体素子の引出電極
としたので、何らリード板を絶縁物製ケースの側
壁に埋込むことがなく、半導体素子と外部接続回
路との距離l′，l″を接近せしめることができるの
で、超高周波回路における高周波損失を減少せし
めることができる。
第１図は従来装置の断面図、第２図は従来装置
を回路に組み込んだ場合の断面図、第３，４図は
本考案の実施例を示す図で、第３図は本考案に係
る半導体装置の断面図、第４図ａ及びｂは本考案
に係る半導体装置を回路に組み込んだ場合の断面
図及び導体板を設けた超高周波回路の斜視図であ
る。 図において、４３は半導体素子、４７は半導体
装置、４８，４９は鍔部、４１，４２は導電層、
４３′は半導体素子電極を示す。
を回路に組み込んだ場合の断面図、第３，４図は
本考案の実施例を示す図で、第３図は本考案に係
る半導体装置の断面図、第４図ａ及びｂは本考案
に係る半導体装置を回路に組み込んだ場合の断面
図及び導体板を設けた超高周波回路の斜視図であ
る。 図において、４３は半導体素子、４７は半導体
装置、４８，４９は鍔部、４１，４２は導電層、
４３′は半導体素子電極を示す。
Claims (1)
- 表面に第１及び第２の導電層を有する絶縁物製
基板、一方の電極が該第１の導電層に他方の電極
が該第２の導電層に接続された半導体素子、該第
１の導電層上に載置された半導体素子を収納する
該絶縁物製基板と大きさの異なる絶縁物スペー
サ、該絶縁物スペーサの蓋から成るケース中に半
導体素子を封止した凸形状の半導体装置を、絶縁
基板上に第１及び第２の導体板を設けたストリツ
プラインと該半導体装置位置決め用穴とを有する
超高周波回路に、該半導体装置の凸部を該穴内に
挿入し、かつ該第１の導電層と接続した導電層を
該第１の導体板に、該第２の導電層と接続した導
電層を該第２の導体板に接続したことを特徴とす
る超高周波用半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4905882U JPS622772Y2 (ja) | 1982-04-05 | 1982-04-05 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4905882U JPS622772Y2 (ja) | 1982-04-05 | 1982-04-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57181047U JPS57181047U (ja) | 1982-11-17 |
| JPS622772Y2 true JPS622772Y2 (ja) | 1987-01-22 |
Family
ID=29845780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4905882U Expired JPS622772Y2 (ja) | 1982-04-05 | 1982-04-05 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS622772Y2 (ja) |
-
1982
- 1982-04-05 JP JP4905882U patent/JPS622772Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57181047U (ja) | 1982-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3641398A (en) | High-frequency semiconductor device | |
| JPS622772Y2 (ja) | ||
| JPS638138Y2 (ja) | ||
| JPH0349387Y2 (ja) | ||
| JPH0720919Y2 (ja) | マイクロ波集積回路用パツケ−ジ | |
| JPS6020942Y2 (ja) | 半導体装置 | |
| JPH0713285Y2 (ja) | 非可逆回路素子 | |
| JPS61158910U (ja) | ||
| JPS6029202Y2 (ja) | 方向性結合器線路構造 | |
| JP3762697B2 (ja) | 非可逆回路素子 | |
| JPH0686345U (ja) | 複合半導体装置 | |
| JPS6314467Y2 (ja) | ||
| JPS5930520Y2 (ja) | 積層貫通型磁器コンデンサ | |
| JPH0724765Y2 (ja) | 温度ヒューズ | |
| JPH0210646Y2 (ja) | ||
| JPS60167403U (ja) | 誘電体フイルタ | |
| JPH04148557A (ja) | 半導体製品用リードフレーム | |
| JPS6020135U (ja) | 単板チツプコンデンサ | |
| JPS59166435U (ja) | 磁器コンデンサブロツク | |
| JPS63170943A (ja) | 高周波素子用パツケ−ジの構造 | |
| JPS58173267U (ja) | 厚膜混成集積回路 | |
| JPH0613152U (ja) | 複合半導体装置 | |
| JPH03136352A (ja) | 半導体集積回路用パッケージ | |
| JPS58150829U (ja) | 貫通形コンデンサ | |
| JPS5925802U (ja) | トリプレ−ト線路 |