JPS62282331A - 演算処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 〔産業上の利用分野〕 □この発明は、メインメモリ等の記憶装置により命令を
読み込み、読み込んだ命令コードに従い演算処理を実行
するマイクロプロセッサ等の演算処理装置に関するもの
である。

〔従来の技術〕

従来、この種の演算処理装置においては、メインメモリ
に実行手順である命令プログラムが格納されており、こ
のメインメモリ中の命令プログラム列をプログラムカウ
ンタの保持値に対応した番地より順次読み出し、実行し
ている。

この従来の演算処理装置の概略ブロック図を第３図に示
す。

この図において、１１は制御回路で、各部を総括的に制
御する。１２は演算ユニット（ＡＬＵ）で、演算処理を
行う、１３はプログラムカウンタで、次に読み込む命令
の記憶位置を記憶している。１４は命令レジスタ、１５
は命令デコーダで、命令レジスタ１４の命令を解析する
。１６はメモリアドレスレジスタ、１７はメモリデータ
レジスタ、１８はメモリ制御回路、１９はメモリで、プ
ログラム命令列が記憶されているとともに、演算処理装
置での処理において発生するデータを一時記憶する。

次に各部の動作について説明する。

メモリ１９内のプログラム命令列は通常プログラムカウ
ンタ１３の内容をメモリアドレスレジスタ１６に格納し
、メモリ制御回路１８にこのメモリアドレスレジスタ１
６よりのアドレスデータを送り、対応したデータ、すな
わちプログラム命令がメモリデータレジスタ１７に読み
込まれ、この命令コードが命令レジスタ１４に送られ、
命令デコーダ１５で解析され、解析結果は制御回路１１
に送られ、解析結果に従った処理を実行する。この時プ
ログラムカウンタ１３の値はその内容がメモリアドレス
レジスタ１６に格納された後に１つカウントアツプされ
、次の命令コード読出し時にはこの１つカウントアツプ
されたイ直がメモリアドレスレジスタ１６に格納される
ことになる。

そして、条件によりプログラムの流れを変えるために、
条件分岐命令があり、条件が成立するとジャンプする。

すなわち、プログラムカウンタ］３を変更することによ
り、命令の読み込みアドレスを変更し、プログラムの流
れを変更する。

このように、設定される条件による実行内容の変更はジ
ャンプのみによって実行されている。したがって、第４
図に示す手順により命令を実行する場合を想定すると、
ステップ（１）の条件が成立する場合はステップ（２）
の命令Ａを実行し、ステップ（１）の条件が成立しない
場合はステップ（３）にジャンプして命令Ｂを実行させ
るプログラムを個々に作成しなければならない。

〔発明が解決しようとする問題点〕

このため、実行すべき主旨から見て不要なジャンプ命令
が存在することになり、プログラムサイズが必然的に大
きくなる問題が発生する。また実行主旨と逆の条件のジ
ャンプ命令を必ず書かなければならずプログラミングが
難しくなる。さらに、従来の高度なマイクロプロセッサ
では、アドレスバスとデータバスの空き時間を利用して
順次実行すべき命令コード列を記憶装置よりプロセッサ
内に読み込んでおくことにより処理速度を高速化してい
るのが通例であるが、上述したステップ（１）を行う際
に、先読みした命令コード列を破棄してしまうことにな
り、処理速度を低下させてしまう問題が発生してしまう
。

この発明は、上記の問題点を解消するためになされたも
ので、順次読み出される命令コードの実行前に、その命
令コードの実行有無を識別するフラグ情報を保持して、
その命令実行を制御することにより、不要なジャンプ命
令アクセスをなくすとともに、プログラムサイズを短縮
して高速演算処理できる演算処理装置を得ることを目的
とする。

〔問題点を解決するための手段〕

この発明に係る演算処理装置は、記憶手段より順次読み
出される命令コードを解析し、次に読み出す命令コード
の実行を禁止させる実行禁止フラグを設定するフラグ設
定手段と、このフラグ設定手段が設定した実行禁止フラ
グを参照しながら次に読み出す命令コードの実行を制御
する命令実行制御手段とを設けたものである。

〔作用〕

この発明においては、命令実行制御手段がフラグ設定手
段が設定した実行禁止フラグの設定状態に基づいて次に
読み出す命令コードの実行を禁止させる。

〔実施例〕

第１図はこの発明の一実施例を示す演算処理装置の構成
を説明するブロック図であり、第３図と同一のものには
同じ符号を付している。

この図において、１は命令禁止フラグで、次に読み出す
命令コードの実行を禁止するフラグＦＬＡＧを保持する
。２はこの発明の命令実行制御手段を兼ねる制御回路で
、フラグ設定手段を兼ねる命令デコーダ］５が解析した
命令に基づいて命令禁止フラグ１にフラグＦを設定する
とともに、次に命令コード読み出し後、設定中のフラグ
Ｆをリセットする。

次に第２図を参照しながら第１図の動作を説明する。

第２図は第１図に示した制御回路２の動作を説明するフ
ローチャートである。なお、（１）〜（７）は各ステッ
プを示す。

メモリ１９に格納されたプログラムを読み出すと、制御
回路２が各部の初期化を行い、その際に命令禁止フラグ
１に設定されるフラグＦをリセットする。この状態で、
プログラム命令がメモリデータレジスタ１７に読み込ま
れ、この命令コードが命令レジスタ１４に送られる。

まず、命令デコーダ１５で解析された命令を授受する（
１）０次いで、授受した命令が条件命令かどうかを判断
しく２）、ＹＥＳならばその未件が成立するかどうかを
判断しく３）、ＹＥＳならば制御を終了し、ＮＯならば
制御回路２が７ラグＦを命令禁止フラグ１にセットしく
４）、制御を終了する。

一方、ステップ（２）の判断でＮＯの場合、すなわち通
常の命令であれば、さらにフラグＦが設定中かどうかを
判断しく５）、ＹＥＳならば制御回路２がステップ（６
）を無視して命令禁止フラグ１に設定中のフラグＦをリ
セットしく７）、Ｎｏならばステップ（１）で授受した
命令を実行して（８）、ステップ（７）に進む。

このように、条件命令を設ける代わりに従来の条件分岐
命令を不要にすることができ、条件命令の後にジャンプ
命令を書くことにより条件分岐命令を書いたのと同様の
機能を実行させることが可能となる。

〔発明の効果〕

以上説明したように、この発明は記憶手段より順次読み
出される命令コードを解析し、次に読み出す命令コード
の実行を禁止させる実行禁止フラグを設定するフラグ設
定手段と、このフラグ設定手段が設定した実行禁止フラ
グを参照しながら次に読み出す命令コードの実行を制御
する命令実行制御手段とを設けたので、条件分岐命令を
プログラムに書き込む必要がなくなり、プログラムサイ
ズを縮小できるとともに処理速度を大幅に向上できる。

また全ての命令に関する実行有無をその命令実行前に規
定できるので、プログラム作成を容易にすることができ
る。さらに、特別な命令セット、例えば条件分岐命令を
ジャンプ命令の条件実行としてプログラムすることがで
きる等の幾多の優れた利点を有する。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す演算処理装置の構成
を説明するプロッ冴図、第２図は第１図に示した制御回
路の動作を説明するフローチャート、第３図は従来の演
算処理装置の概略ブロック図、第４図は第３図の動作を
説明するためのフローチャートである。 図中、１は命令禁止フラグ、２は制御回路。 １５は命令デコーダである。 第１図 第２図 第３図

Claims (2)

【特許請求の範囲】
1. （１）記憶手段より命令コードを順次読み出し、読み出
   した命令コードに基づいて演算処理を行う演算処理装置
   において、前記記憶手段より順次読み出される命令コー
   ドを解析し、次に読み出す命令コードの実行を禁止させ
   る実行禁止フラグを設定するフラグ設定手段と、このフ
   ラグ設定手段が設定した実行禁止フラグを参照しながら
   次に読み出す命令コードの実行を制御する命令実行制御
   手段とを具備したことを特徴とする演算処理装置。
2. （２）命令実行制御手段は、命令実行の禁止後、フラグ
   設定手段が設定した実行禁止フラグをリセットすること
   を特徴とする特許請求の範囲第（１）項記載の演算処理
   装置。