JPS6232539A - 命令デ−タ制御方式 - Google Patents
命令デ−タ制御方式Info
- Publication number
- JPS6232539A JPS6232539A JP60172669A JP17266985A JPS6232539A JP S6232539 A JPS6232539 A JP S6232539A JP 60172669 A JP60172669 A JP 60172669A JP 17266985 A JP17266985 A JP 17266985A JP S6232539 A JPS6232539 A JP S6232539A
- Authority
- JP
- Japan
- Prior art keywords
- read buffer
- data
- instruction
- processor
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 claims abstract description 45
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000002699 waste material Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、命令データ制御装置、特に、プロセッサとメ
モリ間で命令およびデータが転送される時、命令とデー
タを効率よく転送できる命令データ制御装置に関する。
モリ間で命令およびデータが転送される時、命令とデー
タを効率よく転送できる命令データ制御装置に関する。
従来の命令データ制御装置は、メモリのバス幅とプロセ
ッサのバス幅のビット数が異なる時、命令やデータをバ
ス幅と同じビット数で１個のり−ドパッファに転送し、
プロセッサは、リードバッファから必要なビット数だけ
命令やデータを引取るようになっていた。
ッサのバス幅のビット数が異なる時、命令やデータをバ
ス幅と同じビット数で１個のり−ドパッファに転送し、
プロセッサは、リードバッファから必要なビット数だけ
命令やデータを引取るようになっていた。
また、大量の命令やデータを一時的に記憶するキャッシ
ェメモリをリードバッファの代プに用いるようになって
いた。
ェメモリをリードバッファの代プに用いるようになって
いた。
しかしながら、上述した従来の命令データ制御装置では
、リードバッファを命令とデータの転送に共用している
ので、次に実行される命令金リードバッファ中に格納し
ているにもかかわらずデータアクセスのためバッファ中
の命令をクリアせざるを得す動作時間が遅くなるばかシ
でなく、効率的に転送できないという欠点があった。
、リードバッファを命令とデータの転送に共用している
ので、次に実行される命令金リードバッファ中に格納し
ているにもかかわらずデータアクセスのためバッファ中
の命令をクリアせざるを得す動作時間が遅くなるばかシ
でなく、効率的に転送できないという欠点があった。
また、キャッシェメモリを用いる場合には一般にキャッ
シュメモリとして高速メモリを使うことが要求され高価
になるという欠点があった。
シュメモリとして高速メモリを使うことが要求され高価
になるという欠点があった。
本発明の命令データ制御装置は、バス幅とプロセッサが
一度に処理できるビット数が異なり、メモリからプロセ
ッサに命令やデータをアクセスする場合において、メモ
リとプロセッサとの間に命令とデータをそれぞれ専用に
一時的に蓄えておくリードバッファとそれらのリードバ
ッファを制御するリードバッファ制御回路を有して構成
される。
一度に処理できるビット数が異なり、メモリからプロセ
ッサに命令やデータをアクセスする場合において、メモ
リとプロセッサとの間に命令とデータをそれぞれ専用に
一時的に蓄えておくリードバッファとそれらのリードバ
ッファを制御するリードバッファ制御回路を有して構成
される。
次に、本発明の実施例について、図面を参照して説明す
る。
る。
第１図は本発明の一実施例を示すブロック図である。
メモリ３０と命令用のリードバッファ４０とデータ用の
リードバッファ４１は、３２ビツト幅のバス２１に接続
されている。また、１６ビツトスつ処理するプロセッサ
ｌＯは、命令用のリードバッファ４０とデータ用のリー
ドバッファ４１とに１６ビツト幅のバス２０で接続され
ている。また、リードバッファ制御回路５０は命令用の
リードバッファ４０とデータのリードバッファ４１とプ
ロセッサ１０に接続されている。
リードバッファ４１は、３２ビツト幅のバス２１に接続
されている。また、１６ビツトスつ処理するプロセッサ
ｌＯは、命令用のリードバッファ４０とデータ用のリー
ドバッファ４１とに１６ビツト幅のバス２０で接続され
ている。また、リードバッファ制御回路５０は命令用の
リードバッファ４０とデータのリードバッファ４１とプ
ロセッサ１０に接続されている。
プロセッサ１０がメモリ３０に命令またはデータアクセ
スの要求をすると、メモリ３０から３２ビツト幅のバス
２１ｔ−通じて命令用のリードバッファ４０とデータ用
のリードバッファ４１にそれぞれ転送される。
スの要求をすると、メモリ３０から３２ビツト幅のバス
２１ｔ−通じて命令用のリードバッファ４０とデータ用
のリードバッファ４１にそれぞれ転送される。
命令用のリードバッファ４０とデータ用のリードバッフ
ァ４１に命令やデータが転送されると１６ビツト分だけ
命令用のリードバッファ４０から１６ビツト幅のバス２
０を通じてプロセッサ１０に転送される。データ用のリ
ードバッファ４１から命令に必要なデータを１６ビツト
ずつ転送される。
ァ４１に命令やデータが転送されると１６ビツト分だけ
命令用のリードバッファ４０から１６ビツト幅のバス２
０を通じてプロセッサ１０に転送される。データ用のリ
ードバッファ４１から命令に必要なデータを１６ビツト
ずつ転送される。
次の命令を７エツチした時、命令用のリードバッファ４
０から残シの１６ビツトをプロセッサ１０に転送し、デ
ータもまたプロセッサｌＯに転送する。命令用のリード
バッファ４０とデータ用のり−ドバッファ４１が空にな
るとリードバッファ制御回路５０が空になったことを検
出して、新しい命令やデータをメモリ３０から転送する
。
０から残シの１６ビツトをプロセッサ１０に転送し、デ
ータもまたプロセッサｌＯに転送する。命令用のリード
バッファ４０とデータ用のり−ドバッファ４１が空にな
るとリードバッファ制御回路５０が空になったことを検
出して、新しい命令やデータをメモリ３０から転送する
。
本発明の命令データ制御装置は、バス幅とプロセッサが
一度に処理できるビット数が異なる場合に、メモリとプ
ロセッサの間に、命令用のリードバッファとデータ用の
り−ドバッファと、リードバッファ制御回路４とを備え
ることによシ、転送データを無駄なく、効率よく、しか
も安価にかつ高速に転送できるという効果がある。
一度に処理できるビット数が異なる場合に、メモリとプ
ロセッサの間に、命令用のリードバッファとデータ用の
り−ドバッファと、リードバッファ制御回路４とを備え
ることによシ、転送データを無駄なく、効率よく、しか
も安価にかつ高速に転送できるという効果がある。
第１図は本発明の一実施例を示すブロック図であるＯ
１Ｏ・・・・・・プロセッサ、２０．２１・旧・・バス
、３０・・・・・・メモリ、４０．４１・・・・・・リ
ードバッファ、５０・・・・・・リードバッファ制御回
路。
、３０・・・・・・メモリ、４０．４１・・・・・・リ
ードバッファ、５０・・・・・・リードバッファ制御回
路。
Claims (1)
- プロセッサに接続されるバス幅とメモリに接続されるバ
ス幅とにおいて一度に処理できるビット数が異なる命令
データ制御装置において、メモリとプロセッサとの間に
命令とデータをそれぞれ専用に一時的に蓄えておくリー
ドバッファと、それらのリードバッファを制御するリー
ドバッファ制御回路とを含むことを特徴とする命令デー
タ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60172669A JPS6232539A (ja) | 1985-08-05 | 1985-08-05 | 命令デ−タ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60172669A JPS6232539A (ja) | 1985-08-05 | 1985-08-05 | 命令デ−タ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6232539A true JPS6232539A (ja) | 1987-02-12 |
Family
ID=15946173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60172669A Pending JPS6232539A (ja) | 1985-08-05 | 1985-08-05 | 命令デ−タ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6232539A (ja) |
-
1985
- 1985-08-05 JP JP60172669A patent/JPS6232539A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5428799A (en) | Redirection of interrupts to microprocessors | |
| US4099236A (en) | Slave microprocessor for operation with a master microprocessor and a direct memory access controller | |
| KR910006856A (ko) | 어드레스 레지스터를 이용하여 동적으로 버스제어를 실행하는 마이크로컴퓨터 | |
| US5481681A (en) | Data transfer operations between two asynchronous buses | |
| GB1249209A (en) | Machine for transferring data between memories | |
| JPS6232539A (ja) | 命令デ−タ制御方式 | |
| KR860001379A (ko) | 마이크로 콤퓨터 | |
| JPS6242247A (ja) | キヤツシユメモリ制御方式 | |
| JP2003186666A (ja) | マイクロコンピュータおよびｄｍａ制御回路 | |
| JP2612715B2 (ja) | アドレスバス制御装置 | |
| KR950022425A (ko) | 디엠에이(dma)가 가능한 통신코프러세서 보드 | |
| JPS63155254A (ja) | 情報処理装置 | |
| JPH04133540A (ja) | サイクリツク通信システム | |
| JPH04278659A (ja) | マルチプロセッサ間通信方式 | |
| JPH06266630A (ja) | トレース機能付き入出力制御装置 | |
| JPH02280246A (ja) | 情報処理装置 | |
| JPS61296459A (ja) | デ−タ処理装置 | |
| JPS634363A (ja) | マルチｃｐｕ装置 | |
| JPS62260240A (ja) | デ−タ転送装置 | |
| JPS6010367A (ja) | デ−タ処理装置 | |
| JPS61246858A (ja) | デ−タ先取り制御方式 | |
| JPH0424733B2 (ja) | ||
| JPH04326453A (ja) | マルチプロセッサシステム | |
| JPH04358254A (ja) | アダプタ制御方式 | |
| JPS6168655A (ja) | バツフアストレ−ジのアクセス方法 |