JPS623591B2 - - Google Patents
Info
- Publication number
- JPS623591B2 JPS623591B2 JP14624677A JP14624677A JPS623591B2 JP S623591 B2 JPS623591 B2 JP S623591B2 JP 14624677 A JP14624677 A JP 14624677A JP 14624677 A JP14624677 A JP 14624677A JP S623591 B2 JPS623591 B2 JP S623591B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- type
- insulator
- channel forming
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置、とくに金属−絶縁物−半
導体型の半導体装置の改良に関するものである。
導体型の半導体装置の改良に関するものである。
半導体装置においては一般に低周波領域で周波
数に対して、１／のスペクトルをもつ雑音が
多いことが知られており、この雑音は１／雑音
と称されている。１／雑音源は半導体の表面領
域における担体の発生、再結合によるものと言わ
れている。金属−絶縁物−半導体型（以下MIS型
という）電界効果半導体装置では、この表面領域
を活性領域として使用する半導体装置であり、こ
のためバイポーラ型半導体装置と比較して１／
雑音が多いことが知られている。
数に対して、１／のスペクトルをもつ雑音が
多いことが知られており、この雑音は１／雑音
と称されている。１／雑音源は半導体の表面領
域における担体の発生、再結合によるものと言わ
れている。金属−絶縁物−半導体型（以下MIS型
という）電界効果半導体装置では、この表面領域
を活性領域として使用する半導体装置であり、こ
のためバイポーラ型半導体装置と比較して１／
雑音が多いことが知られている。
従来のMIS型半導体装置の一例としてＮチヤネ
ル金属−酸化物−半導体型（以下MOS型とい
う）電界効果トランジスタについて説明する。第
１図は従来のＮチヤネルMOS型電界効果トラン
ジスタの断面図であり、１はＰ型半導体基板２は
Ｎ型ソース領域、３はＮ型ドレイン領域、４は酸
化膜絶縁体、５はゲート電極、６はソース電極、
７はドレイン電極、８はチヤネル形成部である。
チヤネル形成部８はゲート電極５の電位がＮ型ソ
ース電極６に対して、あるしきい値電圧以上にな
るとＰ型半導体基板１の、酸化膜絶縁体４との界
面部にＮ型チヤネルが形成される。
ル金属−酸化物−半導体型（以下MOS型とい
う）電界効果トランジスタについて説明する。第
１図は従来のＮチヤネルMOS型電界効果トラン
ジスタの断面図であり、１はＰ型半導体基板２は
Ｎ型ソース領域、３はＮ型ドレイン領域、４は酸
化膜絶縁体、５はゲート電極、６はソース電極、
７はドレイン電極、８はチヤネル形成部である。
チヤネル形成部８はゲート電極５の電位がＮ型ソ
ース電極６に対して、あるしきい値電圧以上にな
るとＰ型半導体基板１の、酸化膜絶縁体４との界
面部にＮ型チヤネルが形成される。
第２図は、第１図で説明したMOS型電界効果
トランジスタの酸化膜絶縁体４とＰ型半導体基板
１との界面近傍の電位分布を示す図である。第２
図においてEcは電導帯の最低エネルギ準位、Ev
は充満帯の最高エネルギ準位、ＥFはＰ型半導体
基板のフエルミ準位、Eiは真性状態でのフエル
ミ準位、ψBはＰ型半導体基板１内部におけるＥF
とEiの差、ψSはＰ型半導体基板１の表面電位を
示す。ψS２ψBのときにＰ型半導体基板１のチ
ヤネル形成部８にＮ型チヤネルが形成され、担体
として電子が誘起されることが知られている。第
２図から、酸化膜絶縁体４とＰ型半導体基板１と
の界面に電子がもつとも多く存在し、界面からＰ
型半導体基板１の内部方向に離れるにしたがつて
電子の数が減少していることがわかる。
トランジスタの酸化膜絶縁体４とＰ型半導体基板
１との界面近傍の電位分布を示す図である。第２
図においてEcは電導帯の最低エネルギ準位、Ev
は充満帯の最高エネルギ準位、ＥFはＰ型半導体
基板のフエルミ準位、Eiは真性状態でのフエル
ミ準位、ψBはＰ型半導体基板１内部におけるＥF
とEiの差、ψSはＰ型半導体基板１の表面電位を
示す。ψS２ψBのときにＰ型半導体基板１のチ
ヤネル形成部８にＮ型チヤネルが形成され、担体
として電子が誘起されることが知られている。第
２図から、酸化膜絶縁体４とＰ型半導体基板１と
の界面に電子がもつとも多く存在し、界面からＰ
型半導体基板１の内部方向に離れるにしたがつて
電子の数が減少していることがわかる。
１／雑音は酸化膜絶縁体４とＰ型半導体基板
１との界面の表面準位とチヤネル内の担体と相互
作用すなわち担体の捕獲および放出によるものと
考えらている。この相互作用は界面の表面準位と
担体との距離に依存し、距離が小さいと相互作用
が大きい。従来のMOS型電界効果トランジスタ
において１／雑音が多いのは、Ｐ型半導体基板
１のチヤネル形成部８のなかで、酸化絶縁体との
界面部にもつとも多くの電子が存在し、このため
上記の相互作用が強いためである。
１との界面の表面準位とチヤネル内の担体と相互
作用すなわち担体の捕獲および放出によるものと
考えらている。この相互作用は界面の表面準位と
担体との距離に依存し、距離が小さいと相互作用
が大きい。従来のMOS型電界効果トランジスタ
において１／雑音が多いのは、Ｐ型半導体基板
１のチヤネル形成部８のなかで、酸化絶縁体との
界面部にもつとも多くの電子が存在し、このため
上記の相互作用が強いためである。
なお、以上述べた説明はMOS型の電界効果ト
ランジスタについてであつたが、絶縁体として酸
化膜以外のものを用いる一般のMIS型についても
同様である。
ランジスタについてであつたが、絶縁体として酸
化膜以外のものを用いる一般のMIS型についても
同様である。
本発明は上記従来のMIS型半導体装置の欠点を
改善し１／雑音の少ないMIS型半導体装置を得
ることを目的としている。
改善し１／雑音の少ないMIS型半導体装置を得
ることを目的としている。
本発明を図面にもとづいて説明する。第３図は
本発明の一実施例であるMOS型電界効果トラン
ジスタを示す。第３図において、符号１，２，
３，４，６，７，８は第１図で説明した従来例と
同一構成であり、９は金属磁性体からなるゲート
電極である。金属磁性体９はアルニコ（アルミニ
ウム、ニツケル、コバルト系磁性材料）またはパ
ーマロイ（鉄、ニツケル、コバルト系磁性材料）
などの磁性材料を蒸着して形成される。第４図は
本発明の実施例である第３図のMOS型電界効果
トランジスタを第３図に示す−線で切断した
断面図である。第４図において１０は磁界、１１
は担体に作用する電磁力の方向、１２は電流の方
向、Ｎ，Ｓは金属磁性体９の磁化極性である。な
お電流の方向１２は電流が第４図の紙面の表から
裏に向つて垂直方向に流れることを示している。
本発明の一実施例であるMOS型電界効果トラン
ジスタを示す。第３図において、符号１，２，
３，４，６，７，８は第１図で説明した従来例と
同一構成であり、９は金属磁性体からなるゲート
電極である。金属磁性体９はアルニコ（アルミニ
ウム、ニツケル、コバルト系磁性材料）またはパ
ーマロイ（鉄、ニツケル、コバルト系磁性材料）
などの磁性材料を蒸着して形成される。第４図は
本発明の実施例である第３図のMOS型電界効果
トランジスタを第３図に示す−線で切断した
断面図である。第４図において１０は磁界、１１
は担体に作用する電磁力の方向、１２は電流の方
向、Ｎ，Ｓは金属磁性体９の磁化極性である。な
お電流の方向１２は電流が第４図の紙面の表から
裏に向つて垂直方向に流れることを示している。
上記のよう本発明は実施したMOS型電界効果
トランジスタにおいては、Ｎ型ドレイン領域３か
らチヤネル形成部８を通つてＮ型ソース領域２に
電流が流れる場合、この実施例においては担体は
電子であり、電子はＮ型ソース領域２からチヤネ
ル形成部８を通つてＮ型ドレイン領域３に流れ
る。すなわち電子の走行方向は第４図に示した電
流の方向１２と逆方向で第４図の紙面の裏から表
に向つて垂直方向である。この走行する電子に対
し、金属磁性体からなるゲート電極９による磁界
１０によつて第４図の１１で示す方向の電磁力が
作用する。この結果、電子はチヤネル形成部８を
走行するとき酸化絶縁体との界面から遠ざかり、
チヤネル形成部８中にあつてＰ型半導体基板１の
内部方向寄りを走行する割合が増加することにな
る。このため前述した界面の表面準位とチヤネル
内の担体（本実施例では電子）との相互作用が弱
くなり、従つて担体の捕獲および放出が減少する
ため１／雑音が減少する。
トランジスタにおいては、Ｎ型ドレイン領域３か
らチヤネル形成部８を通つてＮ型ソース領域２に
電流が流れる場合、この実施例においては担体は
電子であり、電子はＮ型ソース領域２からチヤネ
ル形成部８を通つてＮ型ドレイン領域３に流れ
る。すなわち電子の走行方向は第４図に示した電
流の方向１２と逆方向で第４図の紙面の裏から表
に向つて垂直方向である。この走行する電子に対
し、金属磁性体からなるゲート電極９による磁界
１０によつて第４図の１１で示す方向の電磁力が
作用する。この結果、電子はチヤネル形成部８を
走行するとき酸化絶縁体との界面から遠ざかり、
チヤネル形成部８中にあつてＰ型半導体基板１の
内部方向寄りを走行する割合が増加することにな
る。このため前述した界面の表面準位とチヤネル
内の担体（本実施例では電子）との相互作用が弱
くなり、従つて担体の捕獲および放出が減少する
ため１／雑音が減少する。
次に本実施例の製造方法、とくに磁性体の蒸着
方法、パターンニング方法および磁化方法につい
て説明する。
方法、パターンニング方法および磁化方法につい
て説明する。
第５図ａ〜ｅは本発明によるMOS型電界効果
トランジスタの製造方法をその工程順に示す。第
５図ａに示すようにMOS型電界効果トランジス
タの製作にｐ型のシリコン単結晶基板１を用い
る。その結晶方位は１１１で、不純物濃度は約２
×1015cm-3である。次に通常の選択拡散技術を用
いて上記基板１にｎ型不純物を拡散し、ソース領
域２及びドレイン領域３を形成し、その後全面に
ゲート酸化膜４を形成する（第５図ｂ）。次にゲ
ート酸化膜４の上に磁性厚膜９を形成する（第５
図ｃ）。
トランジスタの製造方法をその工程順に示す。第
５図ａに示すようにMOS型電界効果トランジス
タの製作にｐ型のシリコン単結晶基板１を用い
る。その結晶方位は１１１で、不純物濃度は約２
×1015cm-3である。次に通常の選択拡散技術を用
いて上記基板１にｎ型不純物を拡散し、ソース領
域２及びドレイン領域３を形成し、その後全面に
ゲート酸化膜４を形成する（第５図ｂ）。次にゲ
ート酸化膜４の上に磁性厚膜９を形成する（第５
図ｃ）。
ここで磁性材料としては、高い保磁力と高い残
留磁束密度とを備えたものが好ましく、Al，
Ni，Co及びFeから成る合金を用いる。その組成
としてはAlが10〜12at％、Niが20〜30at％、Co
が５〜10at％で残りがFeである。
留磁束密度とを備えたものが好ましく、Al，
Ni，Co及びFeから成る合金を用いる。その組成
としてはAlが10〜12at％、Niが20〜30at％、Co
が５〜10at％で残りがFeである。
また薄膜の製作方法としてはフラツシユ蒸着法
を用いるが、蒸着時の真空度は１×10-6Torr以
下に保つことが望ましい。この場合、第５図ｂに
示した試料を250℃〜300℃に加熱するとともに、
紙面を垂直で、裏面から表面に向かう方向に磁界
を加える。この時の磁界の強さは80k
ampareturn／meter程度が良い。また蒸着膜の厚
みは膜は5000Å〜１μｍとしている。蒸着終了
後、試料に磁界を印加した状態で試料の温度が
100℃以下になるまで徐冷する。このようにして
蒸着及び磁化を行なう。
を用いるが、蒸着時の真空度は１×10-6Torr以
下に保つことが望ましい。この場合、第５図ｂに
示した試料を250℃〜300℃に加熱するとともに、
紙面を垂直で、裏面から表面に向かう方向に磁界
を加える。この時の磁界の強さは80k
ampareturn／meter程度が良い。また蒸着膜の厚
みは膜は5000Å〜１μｍとしている。蒸着終了
後、試料に磁界を印加した状態で試料の温度が
100℃以下になるまで徐冷する。このようにして
蒸着及び磁化を行なう。
その後通常の微細加工技術を用いて、チヤネル
部分にのみ磁性膜が残るように、他の部分の磁性
膜をエツチングする。ここではエツチング液とし
て塩化第二鉄液を用いた（第５図ｄ）。次にソー
ス領域及びドレイン領域の上にある酸化膜を選択
的にエツチングして孔を開けその部分に電極用金
属膜を形成することにより、MOS電界効果トラ
ンジスタが完成する（第５図ｅ）。
部分にのみ磁性膜が残るように、他の部分の磁性
膜をエツチングする。ここではエツチング液とし
て塩化第二鉄液を用いた（第５図ｄ）。次にソー
ス領域及びドレイン領域の上にある酸化膜を選択
的にエツチングして孔を開けその部分に電極用金
属膜を形成することにより、MOS電界効果トラ
ンジスタが完成する（第５図ｅ）。
次に本発明の実施例装置の各部の寸法、磁性体
の磁化の強さ、磁化された磁性体からなるゲート
電極によつてつくられる磁界の、チヤネル形成部
における磁界強度、及び代表的な使用条件につい
て説明する。
の磁化の強さ、磁化された磁性体からなるゲート
電極によつてつくられる磁界の、チヤネル形成部
における磁界強度、及び代表的な使用条件につい
て説明する。
第６図は本実施例のMOS電界効果トランジス
タの斜視図であり、図において、矢印Ａは磁性薄
膜９の磁化ベクトルの方向を示す。端面Ｂには正
の磁荷が表われ、端面Ｃには負の磁荷が表われて
いる。磁荷の表面密度は磁性膜の形成条件に依存
し、この実施例では0.05Wb／m2程度になつてい
る。今、磁性膜９の厚みｄを１μｍ、幅ｌを１μ
ｍ及び長さｗを20μｍとすると、磁性膜の磁気モ
ーメントは１×10-18Wb・ｍとなる。磁気モーメ
ントをＭとすると、チヤネルの中央近傍での磁界
は Ｈ＝１／４πμ０・Ｍ／ｒ３ …(1) となる。ただし磁界の方向は第４図の１０で示し
た方向であり、ｒは磁気モーメントの中心からの
距離である。チヤネルは磁性膜からゲート酸化膜
の厚みだけ離れているから、第(1)式よりゲート酸
化膜４が薄くなるとチヤネルでの磁界が強くなる
ことがわかる。本実施例ではゲート酸化膜４の厚
みを500Åとしており、チヤネルでの磁界の強さ
は約6.36×106エルステツドになつている。また
磁束中を走行する電子が受ける力は電子の走行速
度に依存するから、MOS型電界効果トランジス
タのドレイン・ソース間の電圧は高いことが望ま
しい。この実施例ではドレイン電圧を5V、ゲー
ト電圧を2Vとしており、この条件ではチヤネル
を走行する電子の速度は１×106cm／sec程度であ
り、磁束による力により、シリコン・酸化膜界面
での電子の数が減少し、１／雑音は従来の
MOS電界効果トランジスタに比較して約１桁減
少する。
タの斜視図であり、図において、矢印Ａは磁性薄
膜９の磁化ベクトルの方向を示す。端面Ｂには正
の磁荷が表われ、端面Ｃには負の磁荷が表われて
いる。磁荷の表面密度は磁性膜の形成条件に依存
し、この実施例では0.05Wb／m2程度になつてい
る。今、磁性膜９の厚みｄを１μｍ、幅ｌを１μ
ｍ及び長さｗを20μｍとすると、磁性膜の磁気モ
ーメントは１×10-18Wb・ｍとなる。磁気モーメ
ントをＭとすると、チヤネルの中央近傍での磁界
は Ｈ＝１／４πμ０・Ｍ／ｒ３ …(1) となる。ただし磁界の方向は第４図の１０で示し
た方向であり、ｒは磁気モーメントの中心からの
距離である。チヤネルは磁性膜からゲート酸化膜
の厚みだけ離れているから、第(1)式よりゲート酸
化膜４が薄くなるとチヤネルでの磁界が強くなる
ことがわかる。本実施例ではゲート酸化膜４の厚
みを500Åとしており、チヤネルでの磁界の強さ
は約6.36×106エルステツドになつている。また
磁束中を走行する電子が受ける力は電子の走行速
度に依存するから、MOS型電界効果トランジス
タのドレイン・ソース間の電圧は高いことが望ま
しい。この実施例ではドレイン電圧を5V、ゲー
ト電圧を2Vとしており、この条件ではチヤネル
を走行する電子の速度は１×106cm／sec程度であ
り、磁束による力により、シリコン・酸化膜界面
での電子の数が減少し、１／雑音は従来の
MOS電界効果トランジスタに比較して約１桁減
少する。
なお、本発明の実施例としてMOS型電界効果
トランジスタのゲート電極に金属磁性体を用いた
場合について説明したが本発明は酸化膜絶縁体と
ゲート電極との層間に磁性体を設ることも可能で
あり、この場合は磁性体は金属に限定する必要は
なく、磁性体の選択範囲が拡大する効果がある。
トランジスタのゲート電極に金属磁性体を用いた
場合について説明したが本発明は酸化膜絶縁体と
ゲート電極との層間に磁性体を設ることも可能で
あり、この場合は磁性体は金属に限定する必要は
なく、磁性体の選択範囲が拡大する効果がある。
また本発明の実施例として、絶縁体として酸化
膜を用いたMOS型について述べたが、これに限
定されることなく他の絶縁体を用いる場合にも本
発明が適用できることは言うまでもない。
膜を用いたMOS型について述べたが、これに限
定されることなく他の絶縁体を用いる場合にも本
発明が適用できることは言うまでもない。
この発明は以上説明したようにチヤネル形成部
上の絶縁体上に磁性体を設け、この磁性体による
磁界により、チヤネルを走行する担体に電磁力を
作用させ、担体の走行位置を界面から遠ざけるよ
うに構成したので、表面領域における担体の発
生、再結合を減少させることができ、１／雑音
の少ない半導体装置を提供しうる効果がある。
上の絶縁体上に磁性体を設け、この磁性体による
磁界により、チヤネルを走行する担体に電磁力を
作用させ、担体の走行位置を界面から遠ざけるよ
うに構成したので、表面領域における担体の発
生、再結合を減少させることができ、１／雑音
の少ない半導体装置を提供しうる効果がある。
第１図は従来の半導体装置の断面図、第２図は
第１図の半導体装置の電位分布図、第３図は本発
明の実施例装置を示す断面図、第４図は第３図に
示した本発明の実施例の一部断面を示す断面図、
第５図は本発明の実施例装置の製造方法を工程順
に示す図、第６図は本発明の実施例装置の斜視図
である。 図において１はＰ型半導体基板２はＮ型ソース
領域、３はＮ型ドレイン領域、４は酸化膜絶縁
体、８はチヤネル形成部、９は金属磁性体からな
るゲート電極、１１は担体に作用する電磁力の方
向である。なお、各図中同一符号は同一または相
当部分を示すものとする。
第１図の半導体装置の電位分布図、第３図は本発
明の実施例装置を示す断面図、第４図は第３図に
示した本発明の実施例の一部断面を示す断面図、
第５図は本発明の実施例装置の製造方法を工程順
に示す図、第６図は本発明の実施例装置の斜視図
である。 図において１はＰ型半導体基板２はＮ型ソース
領域、３はＮ型ドレイン領域、４は酸化膜絶縁
体、８はチヤネル形成部、９は金属磁性体からな
るゲート電極、１１は担体に作用する電磁力の方
向である。なお、各図中同一符号は同一または相
当部分を示すものとする。
Claims (1)
- 【特許請求の範囲】 １ MIS型半導体装置において、 担体を走行させるチヤネル形成部を一主面に有
する第１導電型の第一の半導体領域と、 前記チヤネル形成部の両側の半導体領域主面に
設けられた第２導電型の第二及び第三の半導体領
域と、 前記チヤネル形成部上に設けられた絶縁体と、 この絶縁体上に設けられ、前記チヤネル形成部
を走行する担体に対し前記絶縁体から遠ざかる方
向に電磁力が作用するように磁化された磁性体と
を備えたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14624677A JPS5478671A (en) | 1977-12-05 | 1977-12-05 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14624677A JPS5478671A (en) | 1977-12-05 | 1977-12-05 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5478671A JPS5478671A (en) | 1979-06-22 |
| JPS623591B2 true JPS623591B2 (ja) | 1987-01-26 |
Family
ID=15403386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14624677A Granted JPS5478671A (en) | 1977-12-05 | 1977-12-05 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5478671A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210057325A (ko) * | 2019-11-12 | 2021-05-21 | 현대자동차주식회사 | 자동차용 플라스틱 필러넥 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2506962B2 (ja) * | 1988-07-26 | 1996-06-12 | 松下電器産業株式会社 | 半導体装置 |
| US5164081A (en) * | 1989-03-24 | 1992-11-17 | The Standard Oil Company | Apparatus for separation and for treatment of fluid feedstreams, wafers for use therein and related methods |
| US5174900A (en) * | 1989-03-24 | 1992-12-29 | The Standard Oil Company | Apparatus for separation and for treatment of fluid feedstreams, wafers for use therein and related methods |
| US4959152A (en) * | 1989-03-24 | 1990-09-25 | The Standard Oil Company | Hollow fiber separation module and method for the use thereof |
-
1977
- 1977-12-05 JP JP14624677A patent/JPS5478671A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210057325A (ko) * | 2019-11-12 | 2021-05-21 | 현대자동차주식회사 | 자동차용 플라스틱 필러넥 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5478671A (en) | 1979-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0224025B2 (ja) | ||
| JPH0447988B2 (ja) | ||
| JPS58158967A (ja) | シリコン薄膜トランジスタ | |
| JPH0137857B2 (ja) | ||
| JPS58100456A (ja) | 超高速トランジスタ | |
| JP3436779B2 (ja) | 単一電子トンネリング素子 | |
| JP2675925B2 (ja) | Ｍｏｓ ｆｅｔ | |
| JPS5478671A (en) | Semiconductor device | |
| JPS62245671A (ja) | 半導体集積回路装置の製造方法 | |
| JPS60136380A (ja) | 半導体装置 | |
| JPH05243268A (ja) | Ｍｏｓトランジスタ | |
| JPH04357844A (ja) | 電界効果トランジスタ | |
| JPS61256670A (ja) | 絶縁ゲ−ト型電界効果トランジスタ | |
| JPS61276269A (ja) | ヘテロ接合型電界効果トランジスタ | |
| JPS62133762A (ja) | 半導体装置 | |
| JPS6249665A (ja) | 半導体装置の製造方法 | |
| JPS60145671A (ja) | 集積型半導体装置 | |
| JPH0546705B2 (ja) | ||
| JPS62245680A (ja) | 電界効果トランジスタ | |
| JPS5840862A (ja) | Ｍｉｓ型半導体装置 | |
| Hamaya | Silicon Spintronics for Next‐Generation Devices | |
| JP2010147409A (ja) | 電界効果型トランジスタを有する半導体装置 | |
| JPS63219176A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0422174A (ja) | 薄膜トランジスタ | |
| JPH02134870A (ja) | Ｍｉｓ形電界効果トランジスタ |