JPS6237412B2 - - Google Patents
Info
- Publication number
- JPS6237412B2 JPS6237412B2 JP57212029A JP21202982A JPS6237412B2 JP S6237412 B2 JPS6237412 B2 JP S6237412B2 JP 57212029 A JP57212029 A JP 57212029A JP 21202982 A JP21202982 A JP 21202982A JP S6237412 B2 JPS6237412 B2 JP S6237412B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- mode
- microprogram
- loading
- service processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/24—Loading of the microprogram
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、データ処理システムにおいて、シス
テムの立上げ時にマイクロプログラムを制御記憶
装置へローデイングされることが必要なチヤネル
装置などの複数の同種処理装置に対して、マイク
ロプログラムを同時にローデイングすることによ
り、ローデイング処理時間の短縮を図るためのマ
イクロプログラムローデイング制御方式に関す
る。
テムの立上げ時にマイクロプログラムを制御記憶
装置へローデイングされることが必要なチヤネル
装置などの複数の同種処理装置に対して、マイク
ロプログラムを同時にローデイングすることによ
り、ローデイング処理時間の短縮を図るためのマ
イクロプログラムローデイング制御方式に関す
る。
最近の大型のデータ処理システムは、16台ある
いは32台など、多数のマルチプレクサチヤネル
MXCやブロツクマルチプレクサチヤネルBMCを
そなえているのが普通である。これらのチヤネル
装置は、システムを立上げる初期化において、制
御用のマイクロプログラムを自身の制御用記憶装
置（RMA）にローデイングされなければならな
い。
いは32台など、多数のマルチプレクサチヤネル
MXCやブロツクマルチプレクサチヤネルBMCを
そなえているのが普通である。これらのチヤネル
装置は、システムを立上げる初期化において、制
御用のマイクロプログラムを自身の制御用記憶装
置（RMA）にローデイングされなければならな
い。
従来は、システムの立上げ時に、サービスプロ
セツサSVPが上記したチヤネル装置などのマイク
ロプログラムローデイングを必要とする各処理装
置に対して、１台ずつ順次にマイクロプログラム
をローデイングしていたため、全体のローデイン
グ時間が非常に長いものとなつていた。
セツサSVPが上記したチヤネル装置などのマイク
ロプログラムローデイングを必要とする各処理装
置に対して、１台ずつ順次にマイクロプログラム
をローデイングしていたため、全体のローデイン
グ時間が非常に長いものとなつていた。
本発明の目的は、複数の処理装置に対するマイ
クロプログラムローデイングを同時化することに
より、ローデイング時間の短縮を可能にすること
にあり、そのため、同一マイクロプログラムを使
用する同種の処理装置毎にグループ化し、各グル
ープに対しては、SVPが同時にローデイング処理
を実行するようにするものである。
クロプログラムローデイングを同時化することに
より、ローデイング時間の短縮を可能にすること
にあり、そのため、同一マイクロプログラムを使
用する同種の処理装置毎にグループ化し、各グル
ープに対しては、SVPが同時にローデイング処理
を実行するようにするものである。
本発明の構成は、それにより、それぞれがマイ
クロプログラムのローデイングを必要とする制御
記憶装置と、マイクロプログラムのローデイング
を制御するモードレジスタとをそなえた複数の処
理装置を有し、システムの初期化時に、サービス
プロセツサの制御により、マイクロプログラムを
複数の処理装置の制御記憶装置にローデイングす
るデータ処理システムにおいて、サービスプロセ
ツサから処理装置の全てに対して共通のデータバ
スと共通のタイミング信号とを接続する手段と、
サービスプロセツサから各処理装置のモードレジ
スタにモードを設定する手段と、制御記憶装置の
順次のアドレスにデータを書き込む手段と、制御
記憶装置の順次のアドレスからデータを読み出
し、データのエラーを検出する手段と、検出され
たデータのエラーをサービスプロセツサに通知す
る手段とをそなえ、サービスプロセツサは、シス
テム内の処理装置の種別毎に、同種の処理装置の
モードレジスタにモード設定を行ない、該同種の
処理装置に対して、上記共通のデータバスおよび
タイミング信号により、同時に同一のマイクロプ
ログラムをローデイングすることを特徴とするも
のである。
クロプログラムのローデイングを必要とする制御
記憶装置と、マイクロプログラムのローデイング
を制御するモードレジスタとをそなえた複数の処
理装置を有し、システムの初期化時に、サービス
プロセツサの制御により、マイクロプログラムを
複数の処理装置の制御記憶装置にローデイングす
るデータ処理システムにおいて、サービスプロセ
ツサから処理装置の全てに対して共通のデータバ
スと共通のタイミング信号とを接続する手段と、
サービスプロセツサから各処理装置のモードレジ
スタにモードを設定する手段と、制御記憶装置の
順次のアドレスにデータを書き込む手段と、制御
記憶装置の順次のアドレスからデータを読み出
し、データのエラーを検出する手段と、検出され
たデータのエラーをサービスプロセツサに通知す
る手段とをそなえ、サービスプロセツサは、シス
テム内の処理装置の種別毎に、同種の処理装置の
モードレジスタにモード設定を行ない、該同種の
処理装置に対して、上記共通のデータバスおよび
タイミング信号により、同時に同一のマイクロプ
ログラムをローデイングすることを特徴とするも
のである。
以下に、本発明を実施例にしたがつて説明す
る。
る。
第１図は、本発明実施例システムの構成図であ
る。本図において、１はサービスプロセツサSVP
であり、２−０，２−ｉ，２−ｎはｎ＋１個のチ
ヤネル装置CH0乃至CHn中のCH0，CHi，CHnを
表わす。３は制御記憶装置CS、４はCSに対する
アドレスレジスタCSA、５はモードレジスタ、
６はデコーダ、７は比較器、８はタイミング信号
線、９はデータバス、１０−０，１０−ｉ，１０
−ｎはそれぞれCH0，CHi，CHnに対するモード
設定信号線、１１はチエツチ結果信号線を示す。
る。本図において、１はサービスプロセツサSVP
であり、２−０，２−ｉ，２−ｎはｎ＋１個のチ
ヤネル装置CH0乃至CHn中のCH0，CHi，CHnを
表わす。３は制御記憶装置CS、４はCSに対する
アドレスレジスタCSA、５はモードレジスタ、
６はデコーダ、７は比較器、８はタイミング信号
線、９はデータバス、１０−０，１０−ｉ，１０
−ｎはそれぞれCH0，CHi，CHnに対するモード
設定信号線、１１はチエツチ結果信号線を示す。
チヤネル装置CH0乃至CHnのうち、CH0乃至
CHiがブロツクマルチプレクサチヤネルBMC
で、他はマルチプレクサチヤネルおよびセレクタ
チヤネルであるものとする。本実施例では、CH0
乃至CHiが、同一マイクロプログラムを使用する
同種の処理装置として、同時にローデイングされ
る場合を例に説明される。またCH0中に示されて
いる３乃至７の構成要素は、図には示されていな
いが他のCH1乃至CHnにも、勿論同様に設けられ
ている。
CHiがブロツクマルチプレクサチヤネルBMC
で、他はマルチプレクサチヤネルおよびセレクタ
チヤネルであるものとする。本実施例では、CH0
乃至CHiが、同一マイクロプログラムを使用する
同種の処理装置として、同時にローデイングされ
る場合を例に説明される。またCH0中に示されて
いる３乃至７の構成要素は、図には示されていな
いが他のCH1乃至CHnにも、勿論同様に設けられ
ている。
CS３には、それぞれのチヤネル装置の種別毎
に特定の制御用のマイクロプログラムが格納され
る。
に特定の制御用のマイクロプログラムが格納され
る。
CSA４は、CS３のアドレスを指示し、アクセ
ス毎に＋１される歩進機構をそなえている。
ス毎に＋１される歩進機構をそなえている。
モードレジスタ５は、モードコードを保持す
る。モードコードはSVPにより設定され、CS３
に対するデータの書き込みを行なう書込みモード
と、CS３に書き込まれたデータを読み出してチ
ツクするチツクモードと、動作を何も行なわない
非オペレーシヨン状態とのいずれかを指示する。
る。モードコードはSVPにより設定され、CS３
に対するデータの書き込みを行なう書込みモード
と、CS３に書き込まれたデータを読み出してチ
ツクするチツクモードと、動作を何も行なわない
非オペレーシヨン状態とのいずれかを指示する。
デコーダ６は、モードレジスタ５に設定された
モードコードを復号化し、タイミング信号にした
がつて、設定された書込みモードあるいはチエツ
クモードの動作制御信号を生成する。
モードコードを復号化し、タイミング信号にした
がつて、設定された書込みモードあるいはチエツ
クモードの動作制御信号を生成する。
比較器７は、チエツクモードにおいて、CS３
から順次読み出された各アドレスのデータを、
SVPから対応的に供給される原データと比較し、
結果をSVPへ通知する。
から順次読み出された各アドレスのデータを、
SVPから対応的に供給される原データと比較し、
結果をSVPへ通知する。
タイミング信号線８は、マイクロプログラムロ
ーデイングを必要とする全てのチヤネル装置CH0
乃至CHnに共通に接続される。デコーダ６を駆
動するために使用される。
ーデイングを必要とする全てのチヤネル装置CH0
乃至CHnに共通に接続される。デコーダ６を駆
動するために使用される。
データバス９も、タイミング信号線８と同様
に、全てのチヤネル装置CH0乃至CHnに共通に接
続され、SVPからマイクロプログラムをCS３
へ、そしてモードコードをモードレジスタ５へ供
給するために使用される。
に、全てのチヤネル装置CH0乃至CHnに共通に接
続され、SVPからマイクロプログラムをCS３
へ、そしてモードコードをモードレジスタ５へ供
給するために使用される。
モード設定信号線１０−０乃至１０−ｎは、
SVPがモードコードを設定すべきモードレジスタ
を選択するために、SVPから各チヤネル装置へ
別々に設けられる。
SVPがモードコードを設定すべきモードレジスタ
を選択するために、SVPから各チヤネル装置へ
別々に設けられる。
チエツク結果信号線１１は、各チヤネル装置中
の比較器７のチエツク結果出力信号をワイヤード
ORで結合し、SVPへ転送する。したがつて、チ
エツクモードにおいて、同種のブロツクマルチプ
レクサチヤネルCH0乃至CHiのそれぞれの比較器
７の出力信号のうち、少くとも１つがエラー状態
を表示したとき（たとえば“１”レベル信号）、
信号線１１は“１”レベルとなる。これにより
SVPは、いずれかのチヤネル装置のCS３内デー
タにおいて、現在チエツク中のアドレスのデータ
がエラーとなつていることを認識することができ
る。
の比較器７のチエツク結果出力信号をワイヤード
ORで結合し、SVPへ転送する。したがつて、チ
エツクモードにおいて、同種のブロツクマルチプ
レクサチヤネルCH0乃至CHiのそれぞれの比較器
７の出力信号のうち、少くとも１つがエラー状態
を表示したとき（たとえば“１”レベル信号）、
信号線１１は“１”レベルとなる。これにより
SVPは、いずれかのチヤネル装置のCS３内デー
タにおいて、現在チエツク中のアドレスのデータ
がエラーとなつていることを認識することができ
る。
第２図は、第１図に示した実施例システムの動
作フローを示す。以下に、両図を参照しながら実
施例の動作を説明する。
作フローを示す。以下に、両図を参照しながら実
施例の動作を説明する。
SVPは、モード設定信号線１０−０乃至１０
−ｉを順次付勢するとともに、書込みモードコ
ードをデータバス９上に出力し、各CH0乃至
CHiのモードレジスタ５に書込みモードコード
を設定する。なお他のチヤネル装置は、非オペ
レーシヨン状態にある。
−ｉを順次付勢するとともに、書込みモードコ
ードをデータバス９上に出力し、各CH0乃至
CHiのモードレジスタ５に書込みモードコード
を設定する。なお他のチヤネル装置は、非オペ
レーシヨン状態にある。
SVPは、タイミング信号線８へタイミング信
号を出力し、更にデータバス９へ、CS３の
CSA４が指示するアドレス、すなわち最初は
０番地に格納するマイクロプログラムデータを
出力する。各CH0乃至CHiのデコーダ６は、
CSA４を０番地に設定し、データバス９上の
データを、CS３の０番地に格納する。
号を出力し、更にデータバス９へ、CS３の
CSA４が指示するアドレス、すなわち最初は
０番地に格納するマイクロプログラムデータを
出力する。各CH0乃至CHiのデコーダ６は、
CSA４を０番地に設定し、データバス９上の
データを、CS３の０番地に格納する。
CSA４のアドレスを＋１にする。
SVPは、ローデイングすべき全てのプログラ
ムデータの転送が終了したか否かを調べ、残つ
ていればへ戻る。またローデイングが終了し
た場合には、次のチエツクモードに移る。
ムデータの転送が終了したか否かを調べ、残つ
ていればへ戻る。またローデイングが終了し
た場合には、次のチエツクモードに移る。
と同様な方法で、各CH0乃至CHiのモード
レジスタに、チエツクモードコードを設定す
る。
レジスタに、チエツクモードコードを設定す
る。
SVPは、タイミング信号線８へタイミング信
号を出力し、更にデータバス９へCSA４が示
すアドレスに対応するデータを出力する。各
CH0乃至CHiは、まじめにCSA４を０番地にリ
セツトし、CS３の０番地からデータを読み出
す。
号を出力し、更にデータバス９へCSA４が示
すアドレスに対応するデータを出力する。各
CH0乃至CHiは、まじめにCSA４を０番地にリ
セツトし、CS３の０番地からデータを読み出
す。
アドレスレジスタCSAの内容を＋１歩進す
る。
る。
比較器７は、CS３の、CS４が指示するアド
レス、すなわち現在は最初の０番地、から読み
出されたデータと、SVPがデータバス９へ再び
出力した対照用の原データ、すなわちで書込
みに使用したデータとを比較し、結果をチツク
結果信号線１１へ出力する。
レス、すなわち現在は最初の０番地、から読み
出されたデータと、SVPがデータバス９へ再び
出力した対照用の原データ、すなわちで書込
みに使用したデータとを比較し、結果をチツク
結果信号線１１へ出力する。
SVPは、CSA４の指示するアドレスのデー
タが、エラーデータであるか否かを認識する。
タが、エラーデータであるか否かを認識する。
データが正常である場合、全データのチエツ
クが完了しているか否かを調べる。未了の場
合、へ戻り、CSの次の番地のデータをチエ
ツクする。他方、全データチエツク済みの場合
には、ローデイング処理を正常終了する。
クが完了しているか否かを調べる。未了の場
合、へ戻り、CSの次の番地のデータをチエ
ツクする。他方、全データチエツク済みの場合
には、ローデイング処理を正常終了する。
でデータエラーが認識された場合、SVPは
所定のエラー処理を実行する。
所定のエラー処理を実行する。
以上のようにして、同種の処理装置CH0〜CHi
についてのローデイングが終了すると、SVPは、
次の同種の処理装置のグループに対して、同様な
処理を行ない、以下同様にして全処理装置に対す
るローデイングを終了する。
についてのローデイングが終了すると、SVPは、
次の同種の処理装置のグループに対して、同様な
処理を行ない、以下同様にして全処理装置に対す
るローデイングを終了する。
本発明によれば、多数の処理装置を同種の装置
にグループ化し、各グループに対して同時的なロ
ーデイングを実行するため、従来方式に較べて大
幅に処理時間の短縮を図ることができる。
にグループ化し、各グループに対して同時的なロ
ーデイングを実行するため、従来方式に較べて大
幅に処理時間の短縮を図ることができる。
第１図は本発明実施例の構成図、第２図はその
動作例を示すフロー図である。 図中、１はサービスプロセツサSVP、２−０乃
至２−ｎはチヤネル装置、３は制御記憶装置
CS、４はアドレスレジスタCSA、５はモードレ
ジスタ、６はデコーダ、７は比較器、８はタイミ
ング信号線、９はデータバス、１０−０乃至１０
−ｎはモード設定信号線、１１はチエツク結果信
号線を表わす。
動作例を示すフロー図である。 図中、１はサービスプロセツサSVP、２−０乃
至２−ｎはチヤネル装置、３は制御記憶装置
CS、４はアドレスレジスタCSA、５はモードレ
ジスタ、６はデコーダ、７は比較器、８はタイミ
ング信号線、９はデータバス、１０−０乃至１０
−ｎはモード設定信号線、１１はチエツク結果信
号線を表わす。
Claims (1)
- １ それぞれがマイクロプログラムのローデイン
グを必要とする制御記憶装置と、マイクロプログ
ラムのローデイングを制御するモードレジスタと
をそなえた複数の処理装置を有し、システムの初
期化時に、サービスプロセツサの制御により、マ
イクロプログラムを複数の処理装置の制御記憶装
置にローデイングするデータ処理システムにおい
て、サービスプロセツサから処理装置の全てに対
して共通のデータバスと共通のタイミング信号と
を接続する手段と、サービスプロセツサから各処
理装置のモードレジスタにモードを設定する手段
と、制御記憶装置の順次のアドレスにデータを書
き込む手段と、制御記憶装置の順次のアドレスか
らデータを読み出し、データのエラーを検出する
手段と、検出されたデータのエラーをサービスプ
ロセツサに通知する手段とをそなえ、サービスプ
ロセツサは、システム内の処理装置の種別毎に、
同種の処理装置のモードレジスタにモード設定を
行ない、該同種の処理装置に対して、上記共通の
データバスおよびタイミング信号により、同時に
同一のマイクロプログラムをローデイングするこ
とを特徴とするマイクロプログラムローデイング
制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21202982A JPS59103151A (ja) | 1982-12-02 | 1982-12-02 | マイクロプログラムロ−デイング制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21202982A JPS59103151A (ja) | 1982-12-02 | 1982-12-02 | マイクロプログラムロ−デイング制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59103151A JPS59103151A (ja) | 1984-06-14 |
| JPS6237412B2 true JPS6237412B2 (ja) | 1987-08-12 |
Family
ID=16615686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21202982A Granted JPS59103151A (ja) | 1982-12-02 | 1982-12-02 | マイクロプログラムロ−デイング制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59103151A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2550713B2 (ja) * | 1989-07-11 | 1996-11-06 | 三菱電機株式会社 | データ転送方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5853366B2 (ja) * | 1975-06-24 | 1983-11-29 | 日本電気株式会社 | タンマツソウチプログラムロ−ドホウシキ |
| JPS5430742A (en) * | 1977-08-11 | 1979-03-07 | Mitsubishi Electric Corp | Memory control system |
-
1982
- 1982-12-02 JP JP21202982A patent/JPS59103151A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59103151A (ja) | 1984-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4080651A (en) | Memory control processor | |
| US4025906A (en) | Apparatus for identifying the type of devices coupled to a data processing system controller | |
| US4003033A (en) | Architecture for a microprogrammed device controller | |
| US4028668A (en) | Apparatus for selectively addressing sections and locations in a device controller's memory | |
| US4604750A (en) | Pipeline error correction | |
| US4080652A (en) | Data processing system | |
| EP0380855A2 (en) | Memory configuration for use with means for interfacing a system control unit for a multi-processor system with the system main memory | |
| US4126893A (en) | Interrupt request controller for data processing system | |
| US5925138A (en) | Method for allowing data transfers with a memory having defective storage locations | |
| US4038537A (en) | Apparatus for verifying the integrity of information stored in a data processing system memory | |
| JPS6230664B2 (ja) | ||
| JPS6237412B2 (ja) | ||
| JPH0581145A (ja) | Ｅｅｐｒｏｍへのデータ書き込み回路 | |
| JPH01303531A (ja) | 複数ユニット・スキャン制御方式 | |
| JPH07110790A (ja) | メモリ診断装置 | |
| JPH0227688B2 (ja) | ||
| JPH04373047A (ja) | メモリ診断方式 | |
| JPH0258646B2 (ja) | ||
| JPH03182949A (ja) | 計算機システムにおける主記憶装置の診断方式 | |
| JPH04369711A (ja) | 電子ディスクサブシステム | |
| JPS6393045A (ja) | マイクロプログラム制御装置 | |
| JPS6327795B2 (ja) | ||
| JPH04106647A (ja) | メモリ診断方式 | |
| JPS6029131B2 (ja) | 診断方式 | |
| JPH053612B2 (ja) |