JPS6237973A - 金属電極形成方法 - Google Patents
金属電極形成方法Info
- Publication number
- JPS6237973A JPS6237973A JP17796085A JP17796085A JPS6237973A JP S6237973 A JPS6237973 A JP S6237973A JP 17796085 A JP17796085 A JP 17796085A JP 17796085 A JP17796085 A JP 17796085A JP S6237973 A JPS6237973 A JP S6237973A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- forming
- resist
- gate electrode
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 14
- 239000010409 thin film Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 2
- 239000010408 film Substances 0.000 abstract description 9
- 229920003229 poly(methyl methacrylate) Polymers 0.000 abstract description 8
- 239000004926 polymethyl methacrylate Substances 0.000 abstract description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 abstract description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 abstract description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 2
- 239000007788 liquid Substances 0.000 abstract 1
- 238000010894 electron beam technology Methods 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 230000035945 sensitivity Effects 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- XSTXAVWGXDQKEL-UHFFFAOYSA-N Trichloroethylene Chemical group ClC=C(Cl)Cl XSTXAVWGXDQKEL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- WSGCRAOTEDLMFQ-UHFFFAOYSA-N nonan-5-one Chemical compound CCCCC(=O)CCCC WSGCRAOTEDLMFQ-UHFFFAOYSA-N 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000003079 width control Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、金属電極形成方法、特にショットキー障壁形
ゲート構造電界効果トランジスタ（以下、ＭＥＳＦＥＴ
と略称する）におけるゲート電極の形成に有効な電極形
成方法に関するものである。
ゲート構造電界効果トランジスタ（以下、ＭＥＳＦＥＴ
と略称する）におけるゲート電極の形成に有効な電極形
成方法に関するものである。
従来の技術
従来、ＭＥＳＦＥＴのゲート電極形成方法は、第２図ａ
−ｅに示すよう々工程が一般的であっ丸詳しくのべる
と、まず、第２図ａに示すように、Ｇ ａ Ａ ｓ活性
層１上に低感度ポジ形レジスト２およびその上に高感度
ポジ形レジスト３をそれぞれ塗布し、ついで、これらを
、第２図すに示すように、電子ビーム４を用いてゲート
電極パターンに露光する。そして、第２図Ｃに示すよう
に、所定の現像過程によって丁字形のレジスト開口断面
６を得る。ここで、下層レジスト２に比べ、上層レジス
ト３のパターン幅が広くなるのは、土層レジスト３が高
感度であるため、溶解速度が下層レジスト２に比べ大き
くなるからである。次に、第２図ｄに示すように、ゲー
ト電極用の金属６を蒸着する。
−ｅに示すよう々工程が一般的であっ丸詳しくのべる
と、まず、第２図ａに示すように、Ｇ ａ Ａ ｓ活性
層１上に低感度ポジ形レジスト２およびその上に高感度
ポジ形レジスト３をそれぞれ塗布し、ついで、これらを
、第２図すに示すように、電子ビーム４を用いてゲート
電極パターンに露光する。そして、第２図Ｃに示すよう
に、所定の現像過程によって丁字形のレジスト開口断面
６を得る。ここで、下層レジスト２に比べ、上層レジス
ト３のパターン幅が広くなるのは、土層レジスト３が高
感度であるため、溶解速度が下層レジスト２に比べ大き
くなるからである。次に、第２図ｄに示すように、ゲー
ト電極用の金属６を蒸着する。
最後に、第２図ｅに示すように、レジスト２，３を除去
するリフトオフにより、断面丁字形のゲート電極７を得
る。
するリフトオフにより、断面丁字形のゲート電極７を得
る。
発明が解決しようとする問題点
このような従来のゲ−１・電極形成方法では、断面丁字
形のグーｉ・電極の上面電極幅および下面電極幅の各パ
ターン幅の制御が難しいという問題点があった。その理
由は、レジスト断面形状が丁字形となる２種類のレジス
トの組み合ぜと、露光。
形のグーｉ・電極の上面電極幅および下面電極幅の各パ
ターン幅の制御が難しいという問題点があった。その理
由は、レジスト断面形状が丁字形となる２種類のレジス
トの組み合ぜと、露光。
現像の制御が難しいからである。さらに、リフトオフが
難しいという問題点もあった。そのだめに、再現性よく
断面丁字形のゲート電極を形成することができ々かった
。丑だ、このような断面丁字形のゲート電極は、上面部
が下面部より大きい構造であるだめに物理的強度が不足
しており、ゲート電極が破損しやすいという問題点があ
った。本発明はこのような問題点を解決するもので、高
精度のパターン幅制御が可能で、再現性のよく、しかも
物理的強度が充分なゲート電極の製作を目的としている
。
難しいという問題点もあった。そのだめに、再現性よく
断面丁字形のゲート電極を形成することができ々かった
。丑だ、このような断面丁字形のゲート電極は、上面部
が下面部より大きい構造であるだめに物理的強度が不足
しており、ゲート電極が破損しやすいという問題点があ
った。本発明はこのような問題点を解決するもので、高
精度のパターン幅制御が可能で、再現性のよく、しかも
物理的強度が充分なゲート電極の製作を目的としている
。
問題点を解決するだめの手段
この問題を解決するために、本発明は半導体基板−にの
絶縁性薄膜に所定形状の開口パターンを形成する工程、
前記薄膜の厚さよりも厚い金属薄膜を全面に形成する工
程、前記所定形状の開口パターン全域を含む前記金属薄
膜上の所定領域にレジストマスクをパターン形成する工
程、前記レジストマスクを用いて前記金属薄膜をエツチ
ングする工程をそなえた金属電極形成方法である。
絶縁性薄膜に所定形状の開口パターンを形成する工程、
前記薄膜の厚さよりも厚い金属薄膜を全面に形成する工
程、前記所定形状の開口パターン全域を含む前記金属薄
膜上の所定領域にレジストマスクをパターン形成する工
程、前記レジストマスクを用いて前記金属薄膜をエツチ
ングする工程をそなえた金属電極形成方法である。
作 用
この構成により、高精度のパターン幅制御が可能であり
、再現性がよく、しかも充分な物理的強度を持つ断面丁
字形のゲート電極を形成することができる。
、再現性がよく、しかも充分な物理的強度を持つ断面丁
字形のゲート電極を形成することができる。
５実施例
第１図ａ −ｉは本発明の一実施例によるＭＥＳＦＥＴ
における断面丁字形のゲ−］・電極形成方法を示す工程
順断面図である。第１図ａに示すように、Ｇ ａ Ａ
ｓ活性層８」二にプラズマ気相成長法（ＰＣＶＤ）によ
タテＳｉ３Ｎ４膜９を２０００〜４ｏ００人の厚さに成
長させ、その上にポリメチルメタクリレート（ＰＭＭＡ
）レジスト１０を厚さ５０００人、スピンコードによ
って塗布する。ＰＭＭＡレジスト１ｏを硬膜化するため
に１７０℃で２ｏ分間ベーキングした後、第１図すに示
すように、電子ビーム４によって、露光量６４μａ、／
ｃｕｔでゲートパターンを描画し、次に、第１図Ｃに示
すように、メチルインブチルケトン（ＭＩ ＢＫ ）に
よる４分間の現像によって、ＰＭＭＡレジス）１０にゲ
ート電極同形パターンを得る。ついで、ＰＭＭＡレジス
ト１０をマスクとして、第１図ｄに示すように、ＣＦ４
，０２混合ガスによるドライエツチングによって、Ｓｉ
３Ｎ４膜９をエツチングする。このエツチング時間には
平行平板ドライエツチング装置を用い、条件はパワー７
００Ｗ、ＣＦ４５）圧ｏ、１２ＴＯｒｒ、ＰＯ２／Ｐｏ
Ｆ４−１．５．Ｓｉ３Ｎ４エツチングレート６００人／
分で、エツチング時間は１３分である。次に、第１図ｅ
に示すようにＧ ａ Ａ ｓ活性層８を硫酸：過酸化水
素：水−８：１ ：１の混合液でエツチングする。この
過程でＧ ａ Ａ ｓ活性層８はＳｉ３Ｎ４膜９を開口
部にオーバノ・ング状におおって食刻凹部が形成される
。ついで、第１図ｆに示すように、ＰＭＭＡレジスト１
ｏをトリクロルエチレンのボイルによって除去し、第１
図ｑに示すように、ゲート電極用金属のアルミニウムＡ
／一層１１を厚さ１μｍ、真空蒸着法によってＧ ａ
Ａ ｓ基板の露出部を含む全面に蒸着する。次に蒸着さ
れたＡｔ １１−トに例えば、ネガ形電子ビームレジス
ト、たとえば、東洋ソーダ社製商品名ａＭ−ＣＭＦ３を
６０ｏＯへの厚さにスピンコードによって塗布した後、
１３５℃で２０分間ベーキングする。次にドーズ量５ｏ
μＣ／／７で、ゲート電極用間ロバターンを含み、これ
より広い面積の所定の領域を電子ビーム露光し、さらに
、たとえばシクロヘキサノンとエチルセロソルブの３ニ
アからなる現像液で前記ネガ形電子ピームレジス）ａＭ
−ＣＭＳの現像をおこない、第１図りのように、レジス
トパターン１２を得る。そして、最終的には、第１図ｉ
に示すように、レジス）（ＺＭ−０ＭＳパターン１２を
マスクとして、ＣＣｔ４ガスによるＲＩＥによってＡｔ
１１をエツチングし、アセトンのボイルによって、Ａｔ
１１上のレジスト１２を除去することでＳｉ３Ｎ４膜８
に支持された断面丁字形のゲート電極を得る。なお、Ａ
ｔ １１のエツチング条件は、エツチング圧力８Ｐａ、
エツチング電力密度ｏ、２５Ｗ／ｃｒＡ 、 ＣＣ
ｔ４ガス流量１００ ｃｃ ７分 であり、Ａｔエツチ
ングレートに１．２０００人／分、エツチング時間（１
７１−６分３０秒である。
における断面丁字形のゲ−］・電極形成方法を示す工程
順断面図である。第１図ａに示すように、Ｇ ａ Ａ
ｓ活性層８」二にプラズマ気相成長法（ＰＣＶＤ）によ
タテＳｉ３Ｎ４膜９を２０００〜４ｏ００人の厚さに成
長させ、その上にポリメチルメタクリレート（ＰＭＭＡ
）レジスト１０を厚さ５０００人、スピンコードによ
って塗布する。ＰＭＭＡレジスト１ｏを硬膜化するため
に１７０℃で２ｏ分間ベーキングした後、第１図すに示
すように、電子ビーム４によって、露光量６４μａ、／
ｃｕｔでゲートパターンを描画し、次に、第１図Ｃに示
すように、メチルインブチルケトン（ＭＩ ＢＫ ）に
よる４分間の現像によって、ＰＭＭＡレジス）１０にゲ
ート電極同形パターンを得る。ついで、ＰＭＭＡレジス
ト１０をマスクとして、第１図ｄに示すように、ＣＦ４
，０２混合ガスによるドライエツチングによって、Ｓｉ
３Ｎ４膜９をエツチングする。このエツチング時間には
平行平板ドライエツチング装置を用い、条件はパワー７
００Ｗ、ＣＦ４５）圧ｏ、１２ＴＯｒｒ、ＰＯ２／Ｐｏ
Ｆ４−１．５．Ｓｉ３Ｎ４エツチングレート６００人／
分で、エツチング時間は１３分である。次に、第１図ｅ
に示すようにＧ ａ Ａ ｓ活性層８を硫酸：過酸化水
素：水−８：１ ：１の混合液でエツチングする。この
過程でＧ ａ Ａ ｓ活性層８はＳｉ３Ｎ４膜９を開口
部にオーバノ・ング状におおって食刻凹部が形成される
。ついで、第１図ｆに示すように、ＰＭＭＡレジスト１
ｏをトリクロルエチレンのボイルによって除去し、第１
図ｑに示すように、ゲート電極用金属のアルミニウムＡ
／一層１１を厚さ１μｍ、真空蒸着法によってＧ ａ
Ａ ｓ基板の露出部を含む全面に蒸着する。次に蒸着さ
れたＡｔ １１−トに例えば、ネガ形電子ビームレジス
ト、たとえば、東洋ソーダ社製商品名ａＭ−ＣＭＦ３を
６０ｏＯへの厚さにスピンコードによって塗布した後、
１３５℃で２０分間ベーキングする。次にドーズ量５ｏ
μＣ／／７で、ゲート電極用間ロバターンを含み、これ
より広い面積の所定の領域を電子ビーム露光し、さらに
、たとえばシクロヘキサノンとエチルセロソルブの３ニ
アからなる現像液で前記ネガ形電子ピームレジス）ａＭ
−ＣＭＳの現像をおこない、第１図りのように、レジス
トパターン１２を得る。そして、最終的には、第１図ｉ
に示すように、レジス）（ＺＭ−０ＭＳパターン１２を
マスクとして、ＣＣｔ４ガスによるＲＩＥによってＡｔ
１１をエツチングし、アセトンのボイルによって、Ａｔ
１１上のレジスト１２を除去することでＳｉ３Ｎ４膜８
に支持された断面丁字形のゲート電極を得る。なお、Ａ
ｔ １１のエツチング条件は、エツチング圧力８Ｐａ、
エツチング電力密度ｏ、２５Ｗ／ｃｒＡ 、 ＣＣ
ｔ４ガス流量１００ ｃｃ ７分 であり、Ａｔエツチ
ングレートに１．２０００人／分、エツチング時間（１
７１−６分３０秒である。
発明の効果
以上のように、本発明によれば、断面丁字形のゲート電
極の下面のパターン幅は、はじめに形成した絶縁膜の開
口パターン幅により決定される。
極の下面のパターン幅は、はじめに形成した絶縁膜の開
口パターン幅により決定される。
捷だ、同断面丁字形のゲート電極の」二面のパターン幅
は、２回目のリングラフィ工程により決定される。従っ
て同電極の上面および下面のパターン幅を独立に、高精
度、再現性よく制御することができる。さらに、断面丁
字形のゲート電極は、絶縁性薄膜により支持されている
ので、充分な物理的強度を持っている。しかも、ゲート
電極の上面部と接触する絶縁性薄膜は、Ｇ ａ Ａ ｓ
活性層の食刻四部形成、いわゆる、リセスエッチングの
マスク材として利用することもでき、かかるリセス構造
にすることにより、直接Ｇ ａ Ａ ｓ活性層と接触し
ない。このことによって、容量の増加を最小限におさえ
、しかも耐圧向上を達成することができる。
は、２回目のリングラフィ工程により決定される。従っ
て同電極の上面および下面のパターン幅を独立に、高精
度、再現性よく制御することができる。さらに、断面丁
字形のゲート電極は、絶縁性薄膜により支持されている
ので、充分な物理的強度を持っている。しかも、ゲート
電極の上面部と接触する絶縁性薄膜は、Ｇ ａ Ａ ｓ
活性層の食刻四部形成、いわゆる、リセスエッチングの
マスク材として利用することもでき、かかるリセス構造
にすることにより、直接Ｇ ａ Ａ ｓ活性層と接触し
ない。このことによって、容量の増加を最小限におさえ
、しかも耐圧向上を達成することができる。
以上のように、本発明によれば、高精度のパターン幅制
御が可能であり、再現性がよく、しかも充分な物理的強
度を持つ断面丁字形のゲート電極を形成することができ
る。
御が可能であり、再現性がよく、しかも充分な物理的強
度を持つ断面丁字形のゲート電極を形成することができ
る。
第１図 は、本発明の一実施例によるＭＥＳＦＥＴ
における断面丁字形のゲート電極形成方法を示す工
程順断面図、第２図は、従来の電極形成方法を示す工程
順断面図である。 １．８・・・・・Ｇ ａ Ａ ｓ活性層、２・・・・・
・低感度ポジ形レジスト、３・・・・・高感度ポジ形レ
ジスト、４・・・電子ビーム、５・・・・・・丁字形レ
ジスト開口断面、６・・・・・ゲート金属、７・・・−
丁字形ゲート電極、９・・・・・・Ｓｉ３Ｎ４膜、１０
・・・・−ＰＭＭＡレジスト、１１Ａｔ、１２・・・・
ネガ形電子ビームレジスト。
における断面丁字形のゲート電極形成方法を示す工
程順断面図、第２図は、従来の電極形成方法を示す工程
順断面図である。 １．８・・・・・Ｇ ａ Ａ ｓ活性層、２・・・・・
・低感度ポジ形レジスト、３・・・・・高感度ポジ形レ
ジスト、４・・・電子ビーム、５・・・・・・丁字形レ
ジスト開口断面、６・・・・・ゲート金属、７・・・−
丁字形ゲート電極、９・・・・・・Ｓｉ３Ｎ４膜、１０
・・・・−ＰＭＭＡレジスト、１１Ａｔ、１２・・・・
ネガ形電子ビームレジスト。
Claims (2)
- （１）半導体基板上の絶縁性薄膜に所定形状の開口パタ
ーンを形成する工程、前記薄膜の厚さよりも厚い金属薄
膜を全面に形成する工程、前記所定形状の開口パターン
全域を含む前記金属薄膜上の所定領域にレジストマスク
をパターン形成する工程、前記レジストマスクを用いて
前記金属薄膜をエッチングする工程をそなえた金属電極
形成方法。 - （２）半導体基板が直上の絶縁性薄膜の所定形状の開口
パターンでオーバハング状に覆われた食刻凹部をそなえ
たものでなる特許請求の範囲第１項記載の金属電極形成
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17796085A JPS6237973A (ja) | 1985-08-13 | 1985-08-13 | 金属電極形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17796085A JPS6237973A (ja) | 1985-08-13 | 1985-08-13 | 金属電極形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6237973A true JPS6237973A (ja) | 1987-02-18 |
Family
ID=16040088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17796085A Pending JPS6237973A (ja) | 1985-08-13 | 1985-08-13 | 金属電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6237973A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63204772A (ja) * | 1987-02-20 | 1988-08-24 | Sharp Corp | 半導体装置の製造方法 |
| US5139968A (en) * | 1989-03-03 | 1992-08-18 | Mitsubishi Denki Kabushiki Kaisha | Method of producing a t-shaped gate electrode |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57204175A (en) * | 1981-06-11 | 1982-12-14 | Nec Corp | Manufacture of semiconductor device |
| JPS58115868A (ja) * | 1981-12-28 | 1983-07-09 | Fujitsu Ltd | 電界効果トランジスタの製造方法 |
-
1985
- 1985-08-13 JP JP17796085A patent/JPS6237973A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57204175A (en) * | 1981-06-11 | 1982-12-14 | Nec Corp | Manufacture of semiconductor device |
| JPS58115868A (ja) * | 1981-12-28 | 1983-07-09 | Fujitsu Ltd | 電界効果トランジスタの製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63204772A (ja) * | 1987-02-20 | 1988-08-24 | Sharp Corp | 半導体装置の製造方法 |
| US5139968A (en) * | 1989-03-03 | 1992-08-18 | Mitsubishi Denki Kabushiki Kaisha | Method of producing a t-shaped gate electrode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2550412B2 (ja) | 電界効果トランジスタの製造方法 | |
| EP0104094A1 (en) | Method of producing a semiconductor device, using a radiation-sensitive resist | |
| JPS6237973A (ja) | 金属電極形成方法 | |
| US4194285A (en) | Method of making a field effect transistor | |
| JPS5627972A (en) | Manufacture of compound semiconductor device | |
| JPH022175A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH01228133A (ja) | 半導体装置の製造方法 | |
| JP2714026B2 (ja) | 半導体装置用電極の形成方法 | |
| JPS6237972A (ja) | 金属電極形成方法 | |
| JP2798041B2 (ja) | 半導体装置の製造方法 | |
| JPH03145140A (ja) | 化合物半導体装置の製造方法 | |
| JP2811755B2 (ja) | 微小真空三極管の製造方法 | |
| JPS6340323A (ja) | 微細パタ−ンの形成方法 | |
| JPH0845962A (ja) | 半導体装置の製造方法 | |
| JPH04291733A (ja) | ＧａＡｓデバイス及びＴ字型ゲート電極の作成方法 | |
| JPH07107906B2 (ja) | 半導体装置の製造方法 | |
| JPH0684951A (ja) | 半導体装置の製造方法 | |
| JPH03165040A (ja) | 半導体装置の製造方法 | |
| JPH0327536A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0629322A (ja) | 電界効果トランジスタのゲート電極の形成方法 | |
| JPH07335667A (ja) | 半導体装置の製造方法 | |
| JPH03167822A (ja) | 半導体装置の製造方法 | |
| JPH05211173A (ja) | 半導体装置の製造方法 | |
| JPS5789261A (en) | Manufacture of semiconductor device | |
| JPH03289142A (ja) | 化合物半導体装置の製造方法 |