JPS6238878B2 - - Google Patents
Info
- Publication number
- JPS6238878B2 JPS6238878B2 JP57088427A JP8842782A JPS6238878B2 JP S6238878 B2 JPS6238878 B2 JP S6238878B2 JP 57088427 A JP57088427 A JP 57088427A JP 8842782 A JP8842782 A JP 8842782A JP S6238878 B2 JPS6238878 B2 JP S6238878B2
- Authority
- JP
- Japan
- Prior art keywords
- paste
- conductor
- conductor paste
- multilayer circuit
- flux
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Laminated Bodies (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明はセラミツク多層回路基板の製造方法に
関する。 従来、セラミツク多層回路基板は、予め焼結さ
れたセラミツク基板上に導体ペーストを印刷後、
絶縁ペーストを印刷し、これを複数回くり返して
多層回路を形成した後焼成して製造していたが、
この方法によると焼成の際に絶縁層は予め焼結さ
れたセラミツク基板より収縮が大であるため絶縁
層にクラツクが生じたり、反りなどが発生する欠
点があつた。 この欠点を補うため特公昭55−7957号公報、特
公昭55−24271号公報等に示されるようにセラミ
ツクグリーンシート（以下グリーンシートとい
う）上に導体ペーストと絶縁ペーストとを用いて
印刷法で多層回路を形成し、同時焼成する方法を
試みたが、あまり効果的ではなかつた。 また、フラツクスを含むグリーンシートを粉砕
した後、溶剤を加えて再溶解した絶縁ペーストを
用いて上記と同様に導体ペーストと共に印刷法で
多層回路を形成し、同時焼成する方法を試みた
が、このような方法でも多層印刷した絶縁ペース
トが焼結される際に第３図に示すように絶縁層２
にクラツク１を生ずる欠点があつた。なお第３図
において３は絶縁層２の下面の導体層である。 上記の他に特公昭54−38291号公報に示される
ように仮基板上に導体ペーストとフラツクスを含
有する絶縁ペーストとを用いて印刷法で積層物を
一体に焼結せしめ、焼結時または焼結後に前記の
仮基板を積層物から取除いて積層セラミツク基板
を製造する方法があるが、この方法は、仮基板上
面の絶縁層（グリーンシートに相当する）及び他
の絶縁層を形成するのに、全て同質のフラツクス
を含有する絶縁ペーストを使用するため、前述の
フラツクスを含むグリーンシートを粉砕した後、
溶剤を加えて再溶解した絶縁ペーストを用いて導
体ペーストと共に印刷法で多層回路を形成し、同
時焼成する方法と同様の構造となり、絶縁層にク
ラツクが生じる欠点がある。 さらに上記の欠点を補うため本発明者らは種々
検討した結果、絶縁ペーストに含まれるフラツク
スと同一のフラツクスを含有させた導体ペースト
を用いて多層回路を形成し、同時焼成してセラミ
ツク多層回路基板を製造したところ、クラツク、
反りなどの発生を防止することができた。しかし
反面、最外側の導体層のメタライズ部分の接着強
度が抵下し、銀ろう付けしたリードピン、端子な
ど、はんだ付けしたチツプキヤリアなどが剥離す
るという欠点が生じた。 本発明は絶縁層にクラツク、反りなどの発生が
なく、かつ最外側の導体層のメタライズ部分の接
着強度が低下しないセラミツク多層回路基板の製
造方法を提共することを目的とするものである。 本発明者らは絶縁層に発生するクラツク、反り
などは絶縁層の焼結不足に起因することに着目
し、導体ペーストおよび絶縁ペーストに含まれる
フラツクスの成分、含有量、融点、粒径などにつ
いて種々検討を行なつた結果、最外側の導体層を
形成する導体ペーストにはフラツクス成分を含有
しない導体ペーストを、内部の導体層（スルホー
ル部及び回路部）を形成する導体ペーストには、
フラツクス成分を含有する導体ペーストを使用し
たところクラツク、反りなどが発生せず、また銀
ろう付けしたリードピン、端子など、はんだ付け
したチツプキヤリアなどが剥離しないセラミツク
多層回路基板を製造できることを見出した。 本発明は導体ペーストとセラミツク質の絶縁ペ
ーストとをグリーンシート上に複数回印刷し、同
時焼成してセラミツク多層回路基板を製造する方
法において、最外側の導体層を形成する導体ペー
ストにはフラツクス成分を含有しない導体ペース
トを、内部の導体層を形成する導体ペーストには
フラツクス成分を含有する導体ペーストを使用す
るセラミツク多層回路基板の製造方法に関する。 なお本発明においてセラミツク質は何ら制限さ
れるものではなく、例えばアルミナが多く使用さ
れる。またグリーンシートは厚さ、材質、フラツ
クスなど何ら制限されない。 本発明は最外側の導体層を形成する導体ペース
トにはフラツクス成分を含有しない導体ペースト
を、内部の導体層を形成する導体ペーストにはフ
ラツクス成分を含有する導体ペーストを使用する
ことが必要であり、最外側の導体層を形成する導
体ペーストにフラツクスを含有させるとメタライ
ズ部分の接着強度が低下する欠点が生じ、また内
部の導体層を形成する導体ペーストにフラツクス
成分を含有させないと絶縁層の焼結不足を解消す
ることはできず、本発明の目的を達成することは
できない。 本発明における内部の導体層とは、スルーホー
ル部及び回路部を示すものであり、使用されるフ
ラツクスは絶縁ペーストに含有するフラツクスと
同一のものを使用することが好ましく、その含有
量は何ら制限されるものではないが、ペースト中
に20重量％以下（０重量％は含まない）含有する
ことが好ましい。 本発明において使用される導体ペーストの種
類、印刷厚さなど何ら制限されない。 以下実施例により本発明を説明する。 実施例 １ 平均粒径２μｍの高純度アルミナ（アルミナ純
度99.5％以上）96.2重量部に第１表に示すフラツ
クスを3.8重量部添加し均一に混合して原料粉Ａ
とした。 この原料粉A100重量部にバインダーとしてポ
リビニルブチラール樹脂８重量部、可塑剤として
フタル酸エステル４重量部、溶剤としてブタノー
ル２０重量部、トリクロルエチレン50重量部を添
加し、ボールミルにて50時間均一に混合してセラ
ミツクスリツプとした後、テープキヤステイング
法により厚さ0.8mmのグリーンシートを得た。 一方前述のセラミツクスリツプをそのまま絶縁
ペーストとして使用した。 次にＷ（タングステン）導体ペースト（アサヒ
化学製、商品名3TW−1000）90重量部に第１表
に示すフラツクスを10重量部添加し乳ばちで均一
に混合してフラツクス入り導体ペーストを作成し
た。 次いで前述のグリーンシートに直径0.3mm
（φ）のスルーホールを形成した後このスルーホ
ールにフラツクス入り導体ペーストを塗布し、さ
らにグリーンシートの表、裏それぞれにフラツク
ス入り導体ペーストで回路を形成（この状態の時
グリーンシートの表裏は導通される）し、その上
部に前述の絶縁ペーストを30μｍの厚さに印刷
し、この工程を表側４回、裏側２回くり返し６層
の多層回路を形成した後最外側の導体層にフラツ
クス成分を含有しないＷ導体ペースト（アサヒ化
学製、商品名3TW−1000）を塗布した。その後
空気中で300℃まで50℃／時間の昇温速度で加熱
し、300℃からは水素雰囲気中で30℃／時間の昇
温速度で1500℃まで昇温させてグリーンシート、
フラツクス入り導体ペースト、フラツクス成分を
含有しないＷ導体ペースト、及び絶縁ペーストを
同時焼成しセラミツク多層回路基板を得た。 このセラミツク多層回路基板について外観を観
察したが絶縁層にクラツク、反りなどは発生しな
かつた。第１図にセラミツク多層回路基板の絶縁
層２の表面の顕微鏡写真を示す。第１図から絶縁
層２にクラツクが発生しないことは明らかであ
る。なお第１図において３は絶縁層２の下面の導
体層である。またメタライズ部分の端子上にリー
ドピンを銀ろうで接着したが、リードピンの剥離
は生じなかつた。
関する。 従来、セラミツク多層回路基板は、予め焼結さ
れたセラミツク基板上に導体ペーストを印刷後、
絶縁ペーストを印刷し、これを複数回くり返して
多層回路を形成した後焼成して製造していたが、
この方法によると焼成の際に絶縁層は予め焼結さ
れたセラミツク基板より収縮が大であるため絶縁
層にクラツクが生じたり、反りなどが発生する欠
点があつた。 この欠点を補うため特公昭55−7957号公報、特
公昭55−24271号公報等に示されるようにセラミ
ツクグリーンシート（以下グリーンシートとい
う）上に導体ペーストと絶縁ペーストとを用いて
印刷法で多層回路を形成し、同時焼成する方法を
試みたが、あまり効果的ではなかつた。 また、フラツクスを含むグリーンシートを粉砕
した後、溶剤を加えて再溶解した絶縁ペーストを
用いて上記と同様に導体ペーストと共に印刷法で
多層回路を形成し、同時焼成する方法を試みた
が、このような方法でも多層印刷した絶縁ペース
トが焼結される際に第３図に示すように絶縁層２
にクラツク１を生ずる欠点があつた。なお第３図
において３は絶縁層２の下面の導体層である。 上記の他に特公昭54−38291号公報に示される
ように仮基板上に導体ペーストとフラツクスを含
有する絶縁ペーストとを用いて印刷法で積層物を
一体に焼結せしめ、焼結時または焼結後に前記の
仮基板を積層物から取除いて積層セラミツク基板
を製造する方法があるが、この方法は、仮基板上
面の絶縁層（グリーンシートに相当する）及び他
の絶縁層を形成するのに、全て同質のフラツクス
を含有する絶縁ペーストを使用するため、前述の
フラツクスを含むグリーンシートを粉砕した後、
溶剤を加えて再溶解した絶縁ペーストを用いて導
体ペーストと共に印刷法で多層回路を形成し、同
時焼成する方法と同様の構造となり、絶縁層にク
ラツクが生じる欠点がある。 さらに上記の欠点を補うため本発明者らは種々
検討した結果、絶縁ペーストに含まれるフラツク
スと同一のフラツクスを含有させた導体ペースト
を用いて多層回路を形成し、同時焼成してセラミ
ツク多層回路基板を製造したところ、クラツク、
反りなどの発生を防止することができた。しかし
反面、最外側の導体層のメタライズ部分の接着強
度が抵下し、銀ろう付けしたリードピン、端子な
ど、はんだ付けしたチツプキヤリアなどが剥離す
るという欠点が生じた。 本発明は絶縁層にクラツク、反りなどの発生が
なく、かつ最外側の導体層のメタライズ部分の接
着強度が低下しないセラミツク多層回路基板の製
造方法を提共することを目的とするものである。 本発明者らは絶縁層に発生するクラツク、反り
などは絶縁層の焼結不足に起因することに着目
し、導体ペーストおよび絶縁ペーストに含まれる
フラツクスの成分、含有量、融点、粒径などにつ
いて種々検討を行なつた結果、最外側の導体層を
形成する導体ペーストにはフラツクス成分を含有
しない導体ペーストを、内部の導体層（スルホー
ル部及び回路部）を形成する導体ペーストには、
フラツクス成分を含有する導体ペーストを使用し
たところクラツク、反りなどが発生せず、また銀
ろう付けしたリードピン、端子など、はんだ付け
したチツプキヤリアなどが剥離しないセラミツク
多層回路基板を製造できることを見出した。 本発明は導体ペーストとセラミツク質の絶縁ペ
ーストとをグリーンシート上に複数回印刷し、同
時焼成してセラミツク多層回路基板を製造する方
法において、最外側の導体層を形成する導体ペー
ストにはフラツクス成分を含有しない導体ペース
トを、内部の導体層を形成する導体ペーストには
フラツクス成分を含有する導体ペーストを使用す
るセラミツク多層回路基板の製造方法に関する。 なお本発明においてセラミツク質は何ら制限さ
れるものではなく、例えばアルミナが多く使用さ
れる。またグリーンシートは厚さ、材質、フラツ
クスなど何ら制限されない。 本発明は最外側の導体層を形成する導体ペース
トにはフラツクス成分を含有しない導体ペースト
を、内部の導体層を形成する導体ペーストにはフ
ラツクス成分を含有する導体ペーストを使用する
ことが必要であり、最外側の導体層を形成する導
体ペーストにフラツクスを含有させるとメタライ
ズ部分の接着強度が低下する欠点が生じ、また内
部の導体層を形成する導体ペーストにフラツクス
成分を含有させないと絶縁層の焼結不足を解消す
ることはできず、本発明の目的を達成することは
できない。 本発明における内部の導体層とは、スルーホー
ル部及び回路部を示すものであり、使用されるフ
ラツクスは絶縁ペーストに含有するフラツクスと
同一のものを使用することが好ましく、その含有
量は何ら制限されるものではないが、ペースト中
に20重量％以下（０重量％は含まない）含有する
ことが好ましい。 本発明において使用される導体ペーストの種
類、印刷厚さなど何ら制限されない。 以下実施例により本発明を説明する。 実施例 １ 平均粒径２μｍの高純度アルミナ（アルミナ純
度99.5％以上）96.2重量部に第１表に示すフラツ
クスを3.8重量部添加し均一に混合して原料粉Ａ
とした。 この原料粉A100重量部にバインダーとしてポ
リビニルブチラール樹脂８重量部、可塑剤として
フタル酸エステル４重量部、溶剤としてブタノー
ル２０重量部、トリクロルエチレン50重量部を添
加し、ボールミルにて50時間均一に混合してセラ
ミツクスリツプとした後、テープキヤステイング
法により厚さ0.8mmのグリーンシートを得た。 一方前述のセラミツクスリツプをそのまま絶縁
ペーストとして使用した。 次にＷ（タングステン）導体ペースト（アサヒ
化学製、商品名3TW−1000）90重量部に第１表
に示すフラツクスを10重量部添加し乳ばちで均一
に混合してフラツクス入り導体ペーストを作成し
た。 次いで前述のグリーンシートに直径0.3mm
（φ）のスルーホールを形成した後このスルーホ
ールにフラツクス入り導体ペーストを塗布し、さ
らにグリーンシートの表、裏それぞれにフラツク
ス入り導体ペーストで回路を形成（この状態の時
グリーンシートの表裏は導通される）し、その上
部に前述の絶縁ペーストを30μｍの厚さに印刷
し、この工程を表側４回、裏側２回くり返し６層
の多層回路を形成した後最外側の導体層にフラツ
クス成分を含有しないＷ導体ペースト（アサヒ化
学製、商品名3TW−1000）を塗布した。その後
空気中で300℃まで50℃／時間の昇温速度で加熱
し、300℃からは水素雰囲気中で30℃／時間の昇
温速度で1500℃まで昇温させてグリーンシート、
フラツクス入り導体ペースト、フラツクス成分を
含有しないＷ導体ペースト、及び絶縁ペーストを
同時焼成しセラミツク多層回路基板を得た。 このセラミツク多層回路基板について外観を観
察したが絶縁層にクラツク、反りなどは発生しな
かつた。第１図にセラミツク多層回路基板の絶縁
層２の表面の顕微鏡写真を示す。第１図から絶縁
層２にクラツクが発生しないことは明らかであ
る。なお第１図において３は絶縁層２の下面の導
体層である。またメタライズ部分の端子上にリー
ドピンを銀ろうで接着したが、リードピンの剥離
は生じなかつた。
【表】
比較例 １
実施例１で使用したグリーンシートのスルーホ
ールにフラツクス成分を含有しないＷ導体ペース
ト（アサヒ化学製、商品名3TW−1000）を塗布
し、次いでグリーンシートの表、裏それぞれに前
述と同じフラツクス成分を含有しないＷ導体ペー
スト及び実施例１で使用した絶縁ペーストを使用
しその他は実施例１と同様の方法で６層の多層回
路を形成した。このものを実施例１と同様の条件
で焼成してセラミツク多層回路基板を得た。 このセラミツク多層回路基板について外観を顕
微鏡等で観察したところ第２図に示すようにスル
ーホール上の絶縁層２にマイクロクラツク１、反
りなどが発生した。ただしメタライズ部分の端子
上にリードピンを銀ろうで接着したが、リードピ
ンの剥離は生じなかつた。なお第２図において３
は絶縁層２の下面の導体層である。 比較例 ２ 最外側の導体層に実施例１で使用したフラツク
ス入り導体ペーストを使用し、その他は実施例１
と同様の方法及び条件でセラミツク多層回路基板
を得た。 このセラミツク多層回路基板について外観を顕
微鏡等で観察したところスルーホール上の絶縁層
にマイクロクラツク、反りなどは発生しなかつた
が、メタライズ部分の端子上にリードピンを銀ろ
う付けしたところリードピンの接着強度は、実施
例１の約50％に減少し、リードピンに圧力を少し
かけただけで剥離した。 本発明は最外側の導体層を形成する導体ペース
トにはフラツクス成分を含有しない導体ペースト
を、内部の導体層を形成する導体ペーストにはフ
ラツクス成分を含有する導体ペーストを使用する
ので、絶縁層の焼結不足が解消されクラツク、反
りなどの発生を皆無にすることができると共に最
外側の導体層のメタライズ部分の接着強度が低下
しないためリードピン、端子、チツプキヤリアな
どが剥離しないセラミツク多層回路基板を製造す
ることができる。
ールにフラツクス成分を含有しないＷ導体ペース
ト（アサヒ化学製、商品名3TW−1000）を塗布
し、次いでグリーンシートの表、裏それぞれに前
述と同じフラツクス成分を含有しないＷ導体ペー
スト及び実施例１で使用した絶縁ペーストを使用
しその他は実施例１と同様の方法で６層の多層回
路を形成した。このものを実施例１と同様の条件
で焼成してセラミツク多層回路基板を得た。 このセラミツク多層回路基板について外観を顕
微鏡等で観察したところ第２図に示すようにスル
ーホール上の絶縁層２にマイクロクラツク１、反
りなどが発生した。ただしメタライズ部分の端子
上にリードピンを銀ろうで接着したが、リードピ
ンの剥離は生じなかつた。なお第２図において３
は絶縁層２の下面の導体層である。 比較例 ２ 最外側の導体層に実施例１で使用したフラツク
ス入り導体ペーストを使用し、その他は実施例１
と同様の方法及び条件でセラミツク多層回路基板
を得た。 このセラミツク多層回路基板について外観を顕
微鏡等で観察したところスルーホール上の絶縁層
にマイクロクラツク、反りなどは発生しなかつた
が、メタライズ部分の端子上にリードピンを銀ろ
う付けしたところリードピンの接着強度は、実施
例１の約50％に減少し、リードピンに圧力を少し
かけただけで剥離した。 本発明は最外側の導体層を形成する導体ペース
トにはフラツクス成分を含有しない導体ペースト
を、内部の導体層を形成する導体ペーストにはフ
ラツクス成分を含有する導体ペーストを使用する
ので、絶縁層の焼結不足が解消されクラツク、反
りなどの発生を皆無にすることができると共に最
外側の導体層のメタライズ部分の接着強度が低下
しないためリードピン、端子、チツプキヤリアな
どが剥離しないセラミツク多層回路基板を製造す
ることができる。
第１図は、実施例で得たセラミツク多層回路基
板の表面の顕微鏡写真、第２図は、比較例で得た
セラミツク多層回路基板の表面の顕微鏡写真およ
び第３図は、従来法で得たセラミツク多層回路基
板の表面の顕微鏡写真である。 符号の説明、１……クラツク、２……絶縁層、
３……導体層。
板の表面の顕微鏡写真、第２図は、比較例で得た
セラミツク多層回路基板の表面の顕微鏡写真およ
び第３図は、従来法で得たセラミツク多層回路基
板の表面の顕微鏡写真である。 符号の説明、１……クラツク、２……絶縁層、
３……導体層。
Claims (1)
- １ 導体ペーストとセラミツク質の絶縁ペースト
とをセラミツクグリーンシート上に複数回印刷
し、同時焼成してセラミツク多層回路基板を製造
する方法において、最外側の導体層を形成する導
体ペーストにはフラツクス成分を含有しない導体
ペーストを、内部の導体層を形成する導体ペース
トにはフラツクス成分を含有する導体ペーストを
使用することを特徴とするセラミツク多層回路基
板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8842782A JPS58204599A (ja) | 1982-05-25 | 1982-05-25 | セラミツク多層回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8842782A JPS58204599A (ja) | 1982-05-25 | 1982-05-25 | セラミツク多層回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58204599A JPS58204599A (ja) | 1983-11-29 |
| JPS6238878B2 true JPS6238878B2 (ja) | 1987-08-20 |
Family
ID=13942481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8842782A Granted JPS58204599A (ja) | 1982-05-25 | 1982-05-25 | セラミツク多層回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58204599A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5696794A (en) * | 1979-12-29 | 1981-08-05 | Matsushita Electric Industrial Co Ltd | Metalizing composition |
| JPS5782188A (en) * | 1980-11-07 | 1982-05-22 | Hitachi Ltd | Metallizing paste |
-
1982
- 1982-05-25 JP JP8842782A patent/JPS58204599A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58204599A (ja) | 1983-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09260844A (ja) | セラミック多層基板の製造方法 | |
| JP5582069B2 (ja) | セラミック多層基板 | |
| JP7602637B2 (ja) | 積層セラミック電子部品およびその製造方法 | |
| JP2003031948A (ja) | セラミック多層基板の製造方法 | |
| JPS6238878B2 (ja) | ||
| JPS6238880B2 (ja) | ||
| JP3100796B2 (ja) | 多層セラミック基板の製造方法 | |
| JP2005039164A (ja) | ガラスセラミック配線基板の製造方法 | |
| JP3909196B2 (ja) | ガラスセラミック基板の製造方法 | |
| JPH08134388A (ja) | 導電性インキ | |
| JPS6238877B2 (ja) | ||
| JPS6238879B2 (ja) | ||
| JPS6237920B2 (ja) | ||
| JP3222296B2 (ja) | 導電性インキ | |
| JPS6237917B2 (ja) | ||
| JPH11340082A (ja) | 積層チップ部品とその製造方法 | |
| JP3909200B2 (ja) | ガラスセラミック基板の製造方法 | |
| JP3166953B2 (ja) | セラミック電子部品の製造方法 | |
| JPS6237919B2 (ja) | ||
| JPS6237918B2 (ja) | ||
| JP2515165B2 (ja) | 多層配線基板の製造方法 | |
| JP2005072558A (ja) | セラミック基板およびその製造方法 | |
| JPS59101896A (ja) | セラミツク多層回路基板の製造法 | |
| JPH1097949A (ja) | 積層コンデンサの製造方法 | |
| JP4521990B2 (ja) | ガラスセラミック基板の製造方法 |