JPS6242567A - 電界効果トランジスタの製造方法 - Google Patents
電界効果トランジスタの製造方法Info
- Publication number
- JPS6242567A JPS6242567A JP18217485A JP18217485A JPS6242567A JP S6242567 A JPS6242567 A JP S6242567A JP 18217485 A JP18217485 A JP 18217485A JP 18217485 A JP18217485 A JP 18217485A JP S6242567 A JPS6242567 A JP S6242567A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type layer
- field effect
- fet
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 8
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000000034 method Methods 0.000 claims abstract description 8
- 239000012535 impurity Substances 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 5
- 230000003071 parasitic effect Effects 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 4
- 229910052681 coesite Inorganic materials 0.000 abstract description 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 3
- 229910052682 stishovite Inorganic materials 0.000 abstract description 3
- 229910052905 tridymite Inorganic materials 0.000 abstract description 3
- 238000002513 implantation Methods 0.000 abstract description 2
- 238000002955 isolation Methods 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 2
- 239000000377 silicon dioxide Substances 0.000 abstract description 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 2
- 150000002500 ions Chemical class 0.000 abstract 2
- 238000000137 annealing Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はマイクロ波帯で用いられる電界効果トランジス
タの製造方法に関する。
タの製造方法に関する。
従来の技術
ＧａＡｓ ’／ヨツトキーゲート電界効果トランジスタ
（以下ＧごＡｓＦＥＴと略称する）は、高速動作が可能
でマイクロ波帯のデバイスとして広く応用されている。
（以下ＧごＡｓＦＥＴと略称する）は、高速動作が可能
でマイクロ波帯のデバイスとして広く応用されている。
第２図に８１イオン注入を用いて製造されたＦＥＴの一
例を示す。同図において２１はｎ形活性層、２２は半絶
縁性ＧａＡｓ基板、２３はｎ＋層でありそれぞれソース
領域およびドレイン領域である。２４はソース電極、２
５はドレイン電極、２６はゲート電極である。ここでｎ
形活性層２１は、そのプロファイルが急峻であることが
望ましく、厚さが比較的薄くなるように設計されている
。
例を示す。同図において２１はｎ形活性層、２２は半絶
縁性ＧａＡｓ基板、２３はｎ＋層でありそれぞれソース
領域およびドレイン領域である。２４はソース電極、２
５はドレイン電極、２６はゲート電極である。ここでｎ
形活性層２１は、そのプロファイルが急峻であることが
望ましく、厚さが比較的薄くなるように設計されている
。
発明が解決しようとする問題点
第２図に示したＦＥＴではソース電極２４と、ゲート電
極２６との間の活性層２１の不純物濃度が低く、かつ厚
さも薄いため、シート抵抗が高くこれがソース寄生抵抗
となって、ＦＥＴの相互コンダクタンスｇｍを著しく低
下させてしまう。このため、イオン注入を用いたＦＥＴ
で、優れた特性の低雑音ＦＥＴを製造するのは困難であ
った。
極２６との間の活性層２１の不純物濃度が低く、かつ厚
さも薄いため、シート抵抗が高くこれがソース寄生抵抗
となって、ＦＥＴの相互コンダクタンスｇｍを著しく低
下させてしまう。このため、イオン注入を用いたＦＥＴ
で、優れた特性の低雑音ＦＥＴを製造するのは困難であ
った。
本発明は、上記の問題に鑑みてなされたもので、ｎ形活
性層の不純物プロファイルの急峻性をそこなうことなく
、活性層のシート抵抗を低減する方法を提供するもので
ある。
性層の不純物プロファイルの急峻性をそこなうことなく
、活性層のシート抵抗を低減する方法を提供するもので
ある。
問題点を解決するための手段
上記問題点を解決するために本発明の電界効果トランジ
スタは、一導電型の半導体層の上に絶縁膜を形成する工
程と、前記絶縁膜の上から、前記一導電型の不純物を前
記半導体層に達する深さまでイオン注入して高濃度を形
成する工程と、前記高濃度層の一部に前記高濃度層を貫
通する深さの凹部を形成する工程と、前記凹部の底部に
ゲート電極を形成する工程とをそなえている。
スタは、一導電型の半導体層の上に絶縁膜を形成する工
程と、前記絶縁膜の上から、前記一導電型の不純物を前
記半導体層に達する深さまでイオン注入して高濃度を形
成する工程と、前記高濃度層の一部に前記高濃度層を貫
通する深さの凹部を形成する工程と、前記凹部の底部に
ゲート電極を形成する工程とをそなえている。
作 用
この構成によって、活性層の表面の不純物濃度が高くな
り、その結果、シート抵抗が低減しソース寄生抵抗が小
さい、良好なＦＥＴが得られることとなる。
り、その結果、シート抵抗が低減しソース寄生抵抗が小
さい、良好なＦＥＴが得られることとなる。
実施例
第１図は、本発明の一実施例を示す図で、ＧａＡｓＦＥ
Ｔの製造工程を示すものである。
Ｔの製造工程を示すものである。
第１図ａのごとくｎ形層１２が形成されたＧａＡｓ基板
１１０表面に３１０２膜１３を形成する（第１図ｂ）。
１１０表面に３１０２膜１３を形成する（第１図ｂ）。
その後、素子分離領域をフォトレジスト１４で覆ったの
ち、Ｓｌを高濃度イオン注入すると、Ｓｉｏ２膜を通じ
てＳｌがＧａＡｇに注入されｎ＋層１６が形成される族
（第１図Ｃ）。この時、Ｓｉイオンの加速電圧を適当に
設定してやることによりｎ 層の厚さをｎ層よりも薄く
できる。本発明では、ｎ 層の形成がＳｉＯ２膜を通じ
ての注入となっているため、加速電圧を極端に低くする
必要がなく、ｎ層層の厚さをｎ層より薄くするのは容易
に行なえる。その後、注入不純物の活性化熱処理を行な
いソース、ドレイン電極１ｅ、１アを形成する。次いで
、ゲート部分に、ｎ層層を貫通するくぼみを設けたのち
ゲート電極１８を形成する（第１図ｄ）。
ち、Ｓｌを高濃度イオン注入すると、Ｓｉｏ２膜を通じ
てＳｌがＧａＡｇに注入されｎ＋層１６が形成される族
（第１図Ｃ）。この時、Ｓｉイオンの加速電圧を適当に
設定してやることによりｎ 層の厚さをｎ層よりも薄く
できる。本発明では、ｎ 層の形成がＳｉＯ２膜を通じ
ての注入となっているため、加速電圧を極端に低くする
必要がなく、ｎ層層の厚さをｎ層より薄くするのは容易
に行なえる。その後、注入不純物の活性化熱処理を行な
いソース、ドレイン電極１ｅ、１アを形成する。次いで
、ゲート部分に、ｎ層層を貫通するくぼみを設けたのち
ゲート電極１８を形成する（第１図ｄ）。
以上の実施例で明らかなように、本発明の電界効果トラ
ンジスタの製造方法によれば、ソース・ゲート間にｎ＃
ｌ９７５あるためソース寄生抵抗を低減することができ
、また、ゲート電極はｎ層層を貫通するくぼみの中に形
成されているためゲート容量も小さく、良好なＦＥＴが
形成される。
ンジスタの製造方法によれば、ソース・ゲート間にｎ＃
ｌ９７５あるためソース寄生抵抗を低減することができ
、また、ゲート電極はｎ層層を貫通するくぼみの中に形
成されているためゲート容量も小さく、良好なＦＥＴが
形成される。
なお、本実施例では、絶縁膜としてＳ １０２膜を用い
たが、これに限られることなく、５１３Ｎ４ 膜やＰＳ
Ｇ膜などでもよい。
たが、これに限られることなく、５１３Ｎ４ 膜やＰＳ
Ｇ膜などでもよい。
発明の効果
以上のように本発明は、第１の一導電形層を有する半導
体基板に、絶縁膜を通じて同−導電形不純物をイオン注
入して第２の一導電形層を形成し、その後、第２の一導
電形層を貫通し、第１の一導電形層に達するくぼみを設
け、そのくぼみの中にゲート電極を形成することにより
、寄生抵抗とゲート容量の小さい優れた高周波特性を有
する電界効果トランジスタを製造することができ、その
実用的効果は犬なるものがある。
体基板に、絶縁膜を通じて同−導電形不純物をイオン注
入して第２の一導電形層を形成し、その後、第２の一導
電形層を貫通し、第１の一導電形層に達するくぼみを設
け、そのくぼみの中にゲート電極を形成することにより
、寄生抵抗とゲート容量の小さい優れた高周波特性を有
する電界効果トランジスタを製造することができ、その
実用的効果は犬なるものがある。
第１図は本発明の一実施例の電界効果トランジスタの製
造方法を示す工程断面図、第２図は、従来の製造方法を
用いて作られたＦＥＴの一例を示す断面図である。 １２・・・・・・ｎ型層、１３・・・・・・５ＩＯ２膜
、１５・・曲ｎ 層、１ｅ・山・・ソース、１７・・川
・ドレイン、１８・・・・・・ゲート。
造方法を示す工程断面図、第２図は、従来の製造方法を
用いて作られたＦＥＴの一例を示す断面図である。 １２・・・・・・ｎ型層、１３・・・・・・５ＩＯ２膜
、１５・・曲ｎ 層、１ｅ・山・・ソース、１７・・川
・ドレイン、１８・・・・・・ゲート。
Claims (1)
- 一導電型の半導体層の上に絶縁膜を形成する工程と、前
記絶縁膜の上から、前記一導電型の不純物を前記半導体
層に達する深さまでイオン注入して高濃度層を形成する
工程と、前記高濃度層の一部に前記高濃度を貫通する深
さの凹部を形成する工程と、前記凹部の底部にゲート電
極を形成する工程とをそなえたことを特徴とする電界効
果トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18217485A JPS6242567A (ja) | 1985-08-20 | 1985-08-20 | 電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18217485A JPS6242567A (ja) | 1985-08-20 | 1985-08-20 | 電界効果トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6242567A true JPS6242567A (ja) | 1987-02-24 |
Family
ID=16113635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18217485A Pending JPS6242567A (ja) | 1985-08-20 | 1985-08-20 | 電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6242567A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54884A (en) * | 1977-06-03 | 1979-01-06 | Fujitsu Ltd | Manufacture of field effect transistor |
| JPS5772388A (en) * | 1980-10-24 | 1982-05-06 | Hitachi Ltd | Junction type field-effect semiconductor device and its manufacdure |
| JPS58105577A (ja) * | 1981-12-18 | 1983-06-23 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
-
1985
- 1985-08-20 JP JP18217485A patent/JPS6242567A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54884A (en) * | 1977-06-03 | 1979-01-06 | Fujitsu Ltd | Manufacture of field effect transistor |
| JPS5772388A (en) * | 1980-10-24 | 1982-05-06 | Hitachi Ltd | Junction type field-effect semiconductor device and its manufacdure |
| JPS58105577A (ja) * | 1981-12-18 | 1983-06-23 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4351099A (en) | Method of making FET utilizing shadow masking and diffusion from a doped oxide | |
| JPH0237777A (ja) | 縦型電界効果トランジスタ | |
| JPH0621445A (ja) | 半導体装置およびその製造方法 | |
| JPS6242567A (ja) | 電界効果トランジスタの製造方法 | |
| JP2000082678A (ja) | 半導体装置及びその製造方法 | |
| JPS63120471A (ja) | シヨツトキ障壁ゲ−ト電界効果トランジスタ | |
| JPS6034073A (ja) | ショットキ−ゲ−ト型電界効果トランジスタの製造方法 | |
| JPS62296566A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPS59207669A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6070772A (ja) | 電界効果トランジスタの製造方法 | |
| JP3038720B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH0523497B2 (ja) | ||
| JPS6242568A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6410952B2 (ja) | ||
| JPH0346371A (ja) | 半導体装置の製造方法 | |
| JPS588590B2 (ja) | ショットキ障壁ゲ−ト型電界効果トランジスタの製造方法 | |
| JPS6223175A (ja) | 半導体装置の製造方法 | |
| JPS62247573A (ja) | シヨツトキ障壁ゲ−ト電界効果トランジスタの製造方法 | |
| JPH07120675B2 (ja) | 半導体装置製造方法 | |
| JPH03181136A (ja) | 半導体装置の製造方法 | |
| JPS6020578A (ja) | 絶縁ゲ−ト半導体装置とその製造法 | |
| JPH0555585A (ja) | 絶縁ゲート形電界効果トランジスタの製造方法 | |
| JPS6178170A (ja) | 半導体装置の製造方法 | |
| JPH01251670A (ja) | 電界効果トランジスタの製造方法 | |
| JPS5914903B2 (ja) | イオン注入法を用いた電界効果型トランジスタの製造方法 |