JPS625317B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はテレビジヨン受像機などの電源をあら
かじめ設定した時刻に自動的に開閉せしめるいわ
ゆるプログラムタイマに関するものである。

最近テレビジヨン受像機にタイマをアダプタと
して取りつけることによりあらかじめ設定した時
刻にテレビジヨン放送を受信するいわゆるプログ
ラムタイマ内蔵テレビが注目を集めている。タイ
マーアダプタをテレビジヨン受像機に取りつける
場合、タイマにより作動し、テレビ電源をオンオ
フするタイマリレーと、テレビジヨン受像機に取
りつけられている電源スイツチの接続方法は以下
の３種類のいずれかである。

(1) 電源スイツチとタイマリレーを直列に接続す
る。

(2) 電源スイツチを電気的に弧立させ、テレビ電
源のオンオフは全てタイマリレーを介して行な
う。

(3) 電源スイツチとタイマリレーを並列に接続す
る。

これら３種類の方法は全て欠点を有する。

第１の方法の欠点を第１図を用いて説明する。
同図で１はACプラグ２はテレビジヨン受像機に
設けられた電源スイツチ、３はタイマ回路、４は
タイマ回路２により駆動されるタイマリレー、５
はテレビジヨン受信機電源回路である。

さて、この構成で電源スイツチ２の開閉に応じ
てテレビジヨン受信機の電源回路５がオンオフす
るためには通常タイマリレー２は閉の状態になつ
ている必要がある。

一方この構成ではタイマ回路３により予じめ定
められた時刻にタイマリレー４によりテレビジヨ
ン受信機の電源回路５をオンオフしうる条件とし
て電源スイツチ２は通常閉状態となつている必要
がある。以上述べたことから容易に知れることは
テレビジヨン受信機の電源回路５のオンオフを電
源スイツチ２、タイマリレー４それぞれの開、閉
により自在に行なうためには電源スイツチ２、タ
イマリレー４双方が通常閉状態となつていなけれ
ばならない。これはテレビ電源回路テレビジヨン
受信機の５が通常オンし、テレビジヨン放送を受
信しているという不都合を意味する。したがつて
第１図に示した電源スイツチ２とタイマリレー４
を直列接続するという構成は用いることができな
い。

次に第２の方法の欠点は言うまでもなくテレビ
ジヨン受信機の本体に配設された電源スイツチが
電気的に弧立しているので、この電源スイツチに
よりテレビ電源のオンオフ動作を行なうことがで
きないこと自身に由来するものでありテレビジヨ
ン受信機内部の電気回路の接続状態を知らない一
般消費者にはとうてい受け入れられる構成でない
のは明白である。

次に第３の方法の欠点を第２図を用いて説明す
る。

同図で各構成素子は第１図の構成素子と同じで
あるが、電源スイツチ２とタイマリレー４が直列
ではなく並列に接続されている点が異なる。同図
の構成では通常タイマリレー４と電源スイツチ２
が開状態、すなわちテレビジヨン受信機の電源回
路５がオンしていない場合に電源回路５のオンオ
フを電源スイツチ２、タイマリレー４それぞれの
開閉に対応して行なうことができ、第１図の構成
の欠点であつた通常テレビ電源がオンしていると
いう欠点は取り除くことができる。

第２図の構成の欠点はタイマリレー４がタイマ
回路３に予じめ設定された時刻に駆動されて接状
態となり電源回路５がオンとなつている場合に、
電源スイツチ２を開状態としてもこれを並列に接
続されたタイマーリレー４が接状態なので電源回
路５はオフとならないことにある。すなわち、一
たんタイマ回路３の指令により設定された時刻に
オンした電源回路５は電源スイツチ２の操作を受
けつけないことを意味し、これも許容しがたい欠
点といわざるを得ない。

本発明の目的は上記した従来の欠点をなくし、
テレビジヨン受信機に装備された電源スイツチの
手操作およびタイマによる良効なプログラムタイ
マ動作の両方を行ないうるテレビジヨン受像機を
提供するにある。

第２図を用いて説明した構成の欠点は一たんタ
イマリレー４が接状態になつてしまうと電源スイ
ツチ２を介しての手操作によるテレビジヨン受信
機の電源回路５のオンオフが不可能となつてしま
うことにあつた。この不都合は電源スイツチ２の
開閉と連動して開閉するリセツトスイツチを設
け、このリセツトスイツチの開閉状態によりタイ
マの動作を中止してスイツチ手段であるタイマリ
レーを開状態にしてやることにより解消しうる。

以下、本発明の一実施例を第３図を用いて詳細
に説明する。同図で１，２，３，４，５はそれぞ
れACプラグ、電源スイツチ、タイマ回路、タイ
マリレー、テレビジヨン受信機の電源回路であ
り、第１図、第２図を用いて説明した従来のもの
あるいはそれと同等のものである。

３１，３２は信号線、３３はタイマリレーの
開、または閉状態を保持するためのフリツプフロ
ツプ４１はリレー駆動回路、６はリセツト回路、
６１はリセツトスイツチ、６２は信号線、７はオ
ア回路、７１は信号線である。リセツトスイツチ
６１と電源スイツチ２は連動して開閉する。同図
でタイマが動作していないとき、すなわち、タイ
マリレー４が開状態にあるときは電源スイツチ２
を手で開閉操作することによりテレビ電源５はオ
ン、オフする。また電源スイツチ２が開状態にあ
るときは前記したごとく、タイマ回路にあらかじ
め設定した時刻にタイマリレー４を開閉し、電源
回路５をオンオフする。

以下この動作を説明する。

今仮に時刻Ａに電源回路５をオンし、時刻Ｂに
電源回路５をオフするべくタイマ回路３が設定さ
れていたとする。タイマ回路３は時刻Ａに信号線
３２を通してフリツプフロツプ３３のセツト端子
にパルス電圧を伝達し、フリツプフロツプ３３は
これに応じてリレー駆動回路４１を通じてタイマ
リレー４を接状態とするので電源回路５にはAC
プラグ１からの商用電源が接続され、電源回路５
はオンする。この状態はフリツプフロツプの状態
が反転するまで継続する。時刻Ｂにタイマ回路３
は設定に応じて信号線３１にパルス電圧を出力
し、このパルス電圧はオア回路７を経由してフリ
ツプフロツプ３３のリセツト端子に入力される。
フリツプフロツプ３３はこの入力に応じて状態を
反転し、リレー駆動回路４１を通じてタイマリレ
ーを断状態とするので電源回路５はオフとなる。

以上説明したように電源回路５をタイマを用い
てあらかじめ設定した時刻にオンオフすることは
可能である。

さて、時刻Ａと時刻Ｂの間の時刻、いいかえれ
ばタイマ動作により、電源回路５がオンしている
間に何らかの理由で電源回路５をオフする必要が
生じることはまれではない。この場合通常電源回
路５を手動でオフするための電源スイツチ２はこ
れと並列に接続されたタイマリレー４が接状態に
あるため操作不能となつており、電源回路５をオ
フするにはタイマリレー４を断状態にする必要が
ある。この操作に係わるのがリセツトスイツチ６
１、リセツト回路６、オア回路７、信号線６２で
あり以下その動作を説明する。前述したようにリ
セツトスイツチ６１は電源スイツチ２と連動して
開閉する。リセツト回路６はリセツトスイツチが
閉状態から開状態に変化したことを検出し、信号
線６２にパルス電圧を伝達する。このパルス電圧
はオア回路７、信号線７１を経てフリツプフロツ
プ３３のリセツト端子に印加され、フリツプフロ
ツプ３３はその状態を反転して先に説明したよう
にタイマリレー４を開状態とする。すなわち、タ
イマリレー４が閉状態のとき電源スイツチ２を開
状態としてもそれ自身は電源回路５をオフしない
が電源スイツチ２に連動したリセツトスイツチ６
１の閉状態から開状態への変化をリセツト回路６
が検出してタイマリレー４を開状態とするので、
タイマ動作中でも電源スイツチ２を閉状態から開
状態とする手動操作により電源回路５をオフする
ことが可能である。

この操作は実際上以下の如きものである。

(1) タイマ動作中に電源スイツチ２を閉じてある
場合、または電源スイツチ２を閉状態としてい
る間にタイマ動作が開始した場合は電源スイツ
チ２を開状態にすれば直ちに電源回路５はオフ
する。

(2) 電源スイツチ２が開状態である間にタイマ動
作が開始した場合は電源スイツチ２を一たん閉
状態にしてから開状態に戻せば直ちに電源回路
５はオフする。

前記２種類の操作のうち第２番目の操作は若干
奇妙な操作と感じられるが実験によれば写つてい
るテレビを消そうとした操作者が電源スイツチ２
は既に開状態にあることを見た場合、極く自然に
行なう操作でありこの操作に対する異和感は小さ
い。

さて第４図を用いて本発明の重要な機能の１つ
であるリセツト回路６の一実施例を説明する。同
図で６０４は電圧判定回路、６０５は第１電圧メ
モリ、６０６はメモリ転送回路、６０７は第２電
圧メモリ、６０８はクロツク回路、６０９はメモ
リ内容判定部V₁はたとえば電源電圧などリセツ
ト回路６に内蔵される電圧であり端子６０１に供
給されている。タイミング回路６０８はタイミン
グ信号を発生し、電圧判定回路６０４、メモリ転
送回路６０６、メモリ内容判定部６０９はこのタ
イミング信号により動作する。

電圧判定回路６０４はリセツトスイツチ６１が
開状態のときはアース電圧がリセツトスイツチ６
１が閉状態のときは電圧V₁がそれぞれ入力さ
れ、その結果をタイミング信号が入力されるたび
にアース電圧が入力されているときは“０”、電
圧V₁が入力されているときは“１”、判定し第１
メモリ６０５に記憶する。メモリ転送回路６０６
はタイミング信号が入力されるたびに第１メモリ
６０５の内容を第２メモリ６０７に転送し第２メ
モリ６０７はこれを記憶する。したがつてリセツ
トスイツチ６１が開状態にあるときは第１メモリ
６０５、第２メモリ６０７の内容は共に“０”、
リセツトスイツチ６１が閉状態にあるときは第１
メモリ６０５、第２メモリ６０７の内容は共に１
が記憶されている。メモリ内容判定回路６０９に
は第１メモリ６０５、第２メモリ６０７のメモリ
内容が入力され、第１メモリ６０５の内容が
“０”、第２メモリ６０７の内容が１のときにだけ
出力端子６０３に電圧パルスを発生する。さて第
１メモリ６０５の内容が“０”、第２メモリ６０
７の内容が“１”であり出力端子６０３に電圧パ
ルスが発生するのは次に述べる場合である。すな
わち、まずリセツトスイツチ６１が閉状態にあり
第１メモリ６０５、第２メモリ６０７の内容が共
に“１”であるとき、リセツトスイツチ６１が第
３図の電源スイツチ２の閉状態から開状態への手
動操作に連動して開状態となり、電圧判定回路６
０４がこれに対応して第１メモリ６０５に“０”
を記憶したが、メモリ転送回路６０６はこれをま
だ第２メモリ６０７に転送していない場合であ
る。以上説明したように第３図において電源スイ
ツチ２を閉状態から手操作２開状態にした瞬間に
出力端子６０３に電圧パルスが出力されこれに対
応して前述の動作によりタイマリレー４が閉状態
から開状態となり、電源回路５がオフするわけで
ある。

以上がリセツト回路６の説明である。

また以上説明したタイマ回路３、リレー駆動回
路４１は当業者には容易に構成しうるものであり
本実施例の説明ではその構成自体の説明は省略し
た。また第３図を用いて説明したタイマ回路３で
は２本の信号線３２，３１を有しそれぞれ時刻
Ａ、時刻Ｂにパルス電圧を発生する例について述
べたが、他の構造を有するタイマ回路、たとえば
１本の信号線を有し、時刻Ａと時刻Ｂの間の時刻
には高電圧を、その他の時刻には低電圧を出力す
るような構造のタイマ回路を使用しても本発明を
適用できることは当業者にとつて容易に類推でき
る。

また、第３図を用いて説明した本発明の実施例
ではタイマ回路３リセツト回路６、フリツプフロ
ツプ３３などをそれぞれ別の回路として説明した
が、これらを大規模集積回路として一体化あるい
はマイクロコンピユータの応用として構成しうる
ことは言うまでもない。

以上詳細に説明したようにプログラムタイマを
本発明によるリセツトスイツチを有する構成とす
れば、電源スイツチとタイマリレーを並列接続し
てもタイマ動作中にテレビ電源を手動でオフする
ことが可能であり、良好なプログラムタイマを提
供することができる。

【図面の簡単な説明】

第１図、第２図は従来のプログラムタイマの構
成を示すブロツク図、第３図は本発明によるプロ
グラムタイマの構成を示すブロツク図、第４図は
リセツト回路の一実施例のブロツク図である。 ２：電源スイツチ、３：タイマ回路、４：タイ
マリレー、５：テレビジヨン受信機の電源回路、
６：リセツト回路、６１：リセツトスイツチ、
７：オア回路、３３：フリツプフロツプ、６０
４：電圧判定回路、６０５：第１電圧メモリ、６
０６：メモリ転送回路、６０７：第２電圧メモ
リ、６０８：タイミング回路、６０９：メモリ内
容判定部。

Claims (1)

1. 【特許請求の範囲】 １ 手動で開閉する電源スイツチと；該電源スイ
   ツチと並列に接続されたスイツチ手段と；セツト
   信号により該スイツチ手段を閉に、リセツト信号
   により該スイツチ手段を開にするスイツチ駆動手
   段と；出力端を該スイツチ駆動手段のリセツト信
   号入力端に接続された論理和回路と；リセツト信
   号出力端を該論理和回路の一方の入力端に接続さ
   れ、セツト信号出力端を該スイツチ駆動手段のセ
   ツト信号入力端に接続され、該スイツチ手段をあ
   らかじめ設定された時刻に開閉する制御回路と；
   該電源スイツチと連動して開閉するリセツトスイ
   ツチと；該リセツトスイツチに接続され、該電源
   スイツチが閉から開となつた時に出力信号を該論
   理和回路の他方の入力端に供給するリセツト回路
   とを備えた事を特徴とするタイマ装置。 ２ 特許請求の範囲第１項において、該リセツト
   回路は、タイミング回路；該リセツトスイツチに
   接続された電圧判定回路；該リセツトスイツチが
   開の場合は論理“０”が、該リセツトスイツチが
   開の場合は論理“１”が記憶される第１電圧メモ
   リ；第２電圧メモリ；該タイミング回路よりタイ
   ミング信号が導出される毎に該第１電圧メモリの
   内容を該第２メモリに転送記憶するメモリ転送回
   路；該第１電圧メモリと該第２電圧メモリに接続
   され、該第１メモリが論理“１”、該第２メモリ
   が論理“０”を記憶している場合に出力信号を該
   論理和回路に導出するメモリ内容判定部を具備し
   た事を特徴とするタイマ装置。