JPS6258670A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ この発明は、半導体技術さらには半導体装置の製造方法
に適用して特に有効な技術に関し、例えばＬＳＩ（大規
模集積回路）におけるキャパシタの形成に利用して有効
な技術に関する。

［背景技術］ 半導体メモリにおいては、素子の高集積化に伴なってよ
り小さな面積でより大きな静電容量を有するキャパシタ
が要望される。そこで、誘電材料として従来の酸化シリ
コンに代わって、比誘電率の大きな酸化タンタル（Ｔ　
ａ　２０５）のような遷移金属の酸化物を用いる試みが
なされている。

ところで、ＬＳＩにおいてキャパシタを形成する場合、
半導体基板上にこれを一方の電極として形成するのが一
般的である。また、現在のＬＳＩプロセスでは、絶縁膜
として酸化シリコンや窒化シリコンが主として使われて
いる。そのため、上記のごとく遷移金属酸化物を誘電体
とするキャパシタを半導体基板上に形成する場合、先ず
半導体基板表面の絶縁膜にコンタクト穴を形成してから
。

そのコンタクト穴の上に遷移金属の酸化膜を介して他方
の電極層を形成する必要がある。

上記コンタクト穴の形成に際しては、半導体基板表面の
絶縁膜が２層以上形成されていることが多いため、同一
のマスクで一層目と二層目の絶縁膜を選択的に除去して
コンタクト穴を形成しようとすると、開口端部にいわゆ
るオーバハングが生じる。その結果、キャパシタの誘導
体としての絶縁膜（遷移金属酸化膜）やその上に形成さ
れる電極層に段切れが生じ、キャパシタの耐圧や歩留り
が低下するおそれがあった。

そこで、第３図に示すように２層以上よりなる絶縁膜２
１．２２に覆われた半導体基板１のコンタクト領域に、
第１のレジストマスク２３をパターニング形成して（同
図（ａ））、第１の絶縁膜２２をエツチングして開口部
２４を形成しく同図（ｂ））、該第１のレジストマスク
２３を除去したのち、第２のレジストマスク２５を前記
開口部２４の端部を覆うようにして形成し、第２絶縁膜
２１をエツチングすることによってオーバハングのない
コンタクトホール２６を形成しく同図（Ｃ））、その上
部に被着される電極層２８またはキャパシタ用絶縁膜２
７の段切れを防止するようにした発明が提案されている
（特願昭、／−ｐ　−７６８’／クダ号）。

しかしながら、上記のようなキャパシタ形成方法にあっ
ては、オーバハングのないコンタクトホールを形成する
のに２つのレジストマスクが必要であるため、プロセス
が複雑になるという不都合があるとともに、第２の開口
部は第１の開口部よりも小さくなるため、キャパシタの
実質的な容量も減少し、しいては集積度を低下させると
いう不都合がある。

［発明の目的］ この発明の目的は、実質的な容量を減少させず、しかも
キャパシタの耐圧や歩留りを低下させることなく、製造
工程を簡略化できるような半導体装置の製造方法を提供
することにある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明かにな
るであろう。

［発明の概要］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりであるすなわち、キャパシ
タが形成される半導体領域の表面の２層以上の絶縁膜に
同一のマスクでコンタクト穴を形成し、このコンタクト
穴の内側に露出された半導体領域の表面からその周辺に
かけてポリシリコンのような半導体層を被着して、この
半導体層の上に遷移金属酸化物からなる絶縁膜を介して
電極層を形成する。これによって、半導体領域の表面の
絶縁膜に、一枚のマスクでコンタクト穴を形成できるよ
うにするとともに、絶縁膜に生じたオーバハングは半導
体層の中に隠された状態で半導体層とその上の電極層と
の間にキャパシタが形成されるようにして、キャパシタ
の実質的な容量を低下させずしかもキャパシタの耐圧や
歩留りを低下させることなく、製造工程を簡略化できる
ようにするという上記目的を達成するものである。

以下図面を用いてこの発明を具体的に説明する。

［実施例］ 第１図には、本発明を、例えば第２図しこ示すようなエ
ミッタ結合形メモリセルにおいて、マルチエミッタ・ト
ランジスタＱ１．Ｑ２のコレクタ側に接続される負荷抵
抗Ｒ１Ｒ２と並列なコンデンサＣ１，Ｃ２の形成に適用
した場合の一実施例が。

製造工程順に示されている。

先ず、Ｐ型車結晶シリコンからなる半導体基板１の表面
に、酸化シリコン膜等をマスクにして選択的にＮ型不純
物を導入して、Ｎ中型埋込層２を形成する。Ｎ＋型埋込
層２の上には気相成長法によりＮ−型エピタキシャル層
３を形成した後、熱酸化を行なって酸化シリコン膜４を
形成する。それから、酸化シリコン膜４の上に窒化シリ
コン膜をＣＶＤ法等により被着した後、この窒化シリコ
ン膜をマスクにして素子の境界（コンデンサおよびダイ
オードの周囲）に相当する部分に、異方性ドライエツチ
ング等によって、上記Ｎ＋型埋込層２を貫通して半導体
基板１の表面まで達するような溝を構成する。そして、
この溝の底部にイオン打込み法によってＰ型不純物を導
入して、チャンネルストッパ層５を形成する。

しかる後、熱酸化を行なって溝の内壁に酸化シリコン膜
を形成し、さらに必要に応じて窒化シリコン膜等の被着
を行なったりして、溝内に絶縁膜６を形成する。それか
ら、ポリシリコンを全面的に被着した後、エッチバック
を行なって絶縁膜５の内側の溝内にポリシリコン７を残
す。そして、熱酸化を行ない、ポリシリコン７の表面に
酸化シリコン膜８の蓋をしてから、マスクとなった窒化
シリコン膜を除去すると、トレンチアイソレーション領
域９によって分離された素子形成領域１０が形成される
。

次に、窒化シリコン膜等をマスクにして、上記トレンチ
アイソレーション領域９で囲まれた領域のエピタキシャ
ル層３内に、イオン打込み法等によってＮ型不純物を導
入し、Ｎ＋型埋込層２まで達するようなＮ中型もしくは
Ｎ型の型半導体領域１１を形成する。しかる後、マスク
となった窒化シリコン膜を除去してから、再びＣＶＤ法
により全面的に窒化シリコン膜１２を被着して、第１図
（Ａ）に示す状態となる。

なお、上記Ｎ型半導体領域１１の形成のためのイオン打
込みを省略し、エピタキシャル層３のままにしておいて
もよい。

第１図（Ａ）の状態の後は、上記窒化シリコン膜１２の
上に全面的にフォトレジスト被膜１３を被着してパター
ニングを行なってから、このフォトレジスト被膜１３を
エツチングマスクとしてエツチングを行なって、上記半
導体領域１１の表面の窒化シリコン膜１２と酸化シリコ
ン膜４にコンタクト穴１４を形成して、第１図（Ｂ）の
状態となる。このとき、下層の酸化シリコン膜４が窒化
シリコン膜１２の下方までエツチングされて、いわゆる
オーバハングａが生じる。

しかして、このオーバハングａをそのままにして、フォ
トレジスト被膜１３を除去してから、窒化シリコン膜１
２のとにＣＶＤ法により全面的にポリシリコン層を被着
する。それから、このポリシリコン層に対してパターニ
ングを行なって、上記コンタクト穴１４およびその周辺
にポリシリコン層１５を残して、第１図（ｃ）の状態と
なる。

この実施例では、上記ポリシリコン層１５が半導体基板
１の他の位置（図示省略）に形成されるバイポーラトラ
ンジスタ（例えば第２図のメモリセルにおけるマルチエ
ミッタ・トランジスタＱｚｔＱ２）のエミッタ領域の表
面に形成されるポリシリコン電極と同時に形成されるよ
うにされている。

すなわち、最近のバイポーラ集積回路では、トランジス
タの浅拡散化が進み、エミッタ領域は予めエミッタが形
成されるべき半導体領域の表面に電極となる高濃度ポリ
シリコン層を被着し、このポリシリコン層からの不純物
拡散によって形成されるようになって来ている。従って
、このようなデバイスにおいては、エミッタ用ポリシリ
コン電極の形成と同時に、上記キャパシタ用ポリシリコ
ン層１５の形成を行なうようにすれば、新たにポリシリ
コン層１５の形成工程を設ける必要がない。

第１図（Ｃ）の状態の後は、上記ポリシリコン層１５お
よび窒化シリコン膜１２上に、全面的にＰＳＧ　（リン
・シリケート・ガラス）膜のような層間絶縁膜１６を被
着する。それから、この層間絶縁膜１６の上記ポリシリ
コン層１５に対応する位置に、開口部１７を形成する。

次に、上記層間絶縁膜１６上に全面的にタンタルオキサ
イド（Ｔａ２０５）のような比誘電率の高い絶縁膜１８
を例えば、スパッタ法により被着する。しかる後、この
絶縁膜１８の上にダンゲステンもしくはモリブデンのよ
うな高融点金属あるいはそのシリサイドを蒸着してから
パターニングを行なって、開口部１７の内側およびその
周辺に、絶縁膜１８を介して電極層１９を形成し、第１
図（Ｄ）の状態となる。

なお、上記実施例では、キャパシタが形成される半導体
領域１１の表面に、２層の絶縁膜（４と１２）が形成さ
れている場合について説明したが。

この絶縁膜は３層以上であってもよいことはいうまでも
ない。

［効果コ （１）キャパシタが形成される半導体領域の表面の２層
以上の絶縁膜に同一のマスクでコンタクト穴を形成し、
このコンタクト穴の内側に露出された半導体領域の表面
からその周辺にかけてポリシリコンのような半導体層を
被着して、この半導体層の上に遷移金属酸化物からなる
絶縁膜を介して電極層を形成するようにしたので、半導
体領域の表面の絶縁膜に一枚のマスクでコンタクト穴が
形成されるようになるとともに、絶縁膜に生じたオ二バ
ハングは半導体層の中に隠されるという作用により、キ
ャパシタの耐圧や歩留りを低下させることなく、製造工
程を簡略化できるようになるという効果がある。

（２）キャパシタが形成される半導体領域の表面の２層
以上の絶縁膜に同一のマスクでコンタクト穴を形成し、
このコンタクト穴の内側に露出された半導体領域の表面
からその周辺にかけてポリシリコンのような半導体層を
被着して、この半導体層の上に遷移金属酸化物からなる
絶縁膜を介して電極層を形成するようにしたので、半導
体領域表面の絶縁膜に形成されるコンタクト穴の上の半
導体層（ポリシリコン層）と電極層との間にキャパシタ
が形成されるという作用により、半導体領域の大きさお
よびその上のコンタクト穴の大小にかかわりなく、半導
体層と電極層の大きさによってキャパシタの容量が決ま
るようになる。従って、半導体層と電極層を半導体領域
の周囲の分離領域上まで延設させることにより、キャパ
シタの実質的な容量を増加させることができるという効
果がある。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば上記実施例では、
キャパシタが形成される半導体領域１１の周囲の分離領
域９がトレンチアイソレーション領域とされているが、
分離領域９はこれに限定されず、ロコス（ＣＯＣＯ２）
と呼ばれる選択酸化膜等であってもよい。また、ｐｏＱ
ｙｓｉ上のＴ　ａ　２０５構造を二重・三重以上につみ
あげて形成することも可能である。

［利用分野］ 以上の説明では主として本発明者によってなされた発明
を、その背景となった利用分野であるバイポーラ型メモ
リにおけるメモリセルを構成するキャパシタの形成に適
用した場合について説明したが、この発明はそれに限定
されず、ＭＯＳ集積回路その他容量の大きなキャパシタ
を必要とする半導体装置一般に利用することができる。

【図面の簡単な説明】

第１図は（Ａ）〜（Ｄ）は、本発明に係るキャパシタの
形成方法の一実施例を製造工程順に示す断面図、 第２図は、本発明を適用するのに好適なキャパを示す断
面図である。 １・・・・半導体基板、２・・・・Ｎ＋型埋込層、３・
・・・Ｎ−型エピタキシャル層、４・・・・絶縁膜（酸
化シリコン膜）、７・・・・ポリシリコン、８・・・・
酸化シリコン膜、９・・・・トレンチ・アイソレーショ
ン領域、１１・・・・キャパシタ形成領域（Ｎ型半導体
領域）、１２・・・・絶縁膜、１５・・・・半導体層（
ポリシリコン層）、１６・・・・層間絶縁膜、１７°°
・・開口部、１８・・・・絶縁膜（キャパシタの誘電体
）、１９・・・・電極層（バリアメタル）。 第　　１　　図 ＣＢ） 第　　１　　図 ＣＤ） 第　　３　　図 （ｃｔ） （ル）

Claims (1)

1. 【特許請求の範囲】 １、同一の半導体基板上にトランジスタとコンデンサを
   形成する場合において、コンデンサが形成される半導体
   領域の表面の二以上の絶縁膜に、レジストマスクを用い
   て順次コンタクト穴を形成した後、このコンタクト穴の
   内側およびその周辺に導体層を形成し、この導体層の上
   に誘電体としての絶縁膜を形成してから、この絶縁膜の
   上に電極層を形成してキャパシタとするようにしたこと
   を特徴とする半導体装置の製造方法。 ２、上記導体層形成後、その上に層間絶縁膜を被着し、
   この層間絶縁膜の上記導体層に対応する位置に開口部を
   形成してから、この開口部の内側およびその周辺に誘電
   体としての絶縁膜を形成し、さらにこの絶縁膜の上に上
   記電極層を形成するようにしたことを特徴とする特許請
   求の範囲第１項記載の半導体装置の製造方法。