JPS627703B2 - - Google Patents
Info
- Publication number
- JPS627703B2 JPS627703B2 JP59053244A JP5324484A JPS627703B2 JP S627703 B2 JPS627703 B2 JP S627703B2 JP 59053244 A JP59053244 A JP 59053244A JP 5324484 A JP5324484 A JP 5324484A JP S627703 B2 JPS627703 B2 JP S627703B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- opening
- insulating film
- semiconductor
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/62—Electrodes ohmically coupled to a semiconductor
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は、半導体装置に関する。
従来、半導体素子の電極配線構造は、半導体基
板に直接金属を蒸着した構造で、比較的深いPN
接合には有効であつた。近年、半導体技術の進歩
により、非常に浅いPN接合（シヤロー・ジヤン
クシヨン型）の製作が可能となり、この浅いPN
接合を有する半導体素子に電極を形成する際に、
直接電極用金属を蒸着し、熱処理を行うと、この
電極用金属が半導体中に拡散されたり、接合部を
突き抜ける事故が多発する。このため、不純物拡
散層が変化し、層抵抗が変化するとか、接合が短
絡する等の欠点を有していた。
板に直接金属を蒸着した構造で、比較的深いPN
接合には有効であつた。近年、半導体技術の進歩
により、非常に浅いPN接合（シヤロー・ジヤン
クシヨン型）の製作が可能となり、この浅いPN
接合を有する半導体素子に電極を形成する際に、
直接電極用金属を蒸着し、熱処理を行うと、この
電極用金属が半導体中に拡散されたり、接合部を
突き抜ける事故が多発する。このため、不純物拡
散層が変化し、層抵抗が変化するとか、接合が短
絡する等の欠点を有していた。
これらの欠点を補うものとして最近第１図のよ
うな電極配線構造のものが提案されている。すな
わち、シリコン基板１の一表面に選択的に形成さ
れた酸化膜２をマスクとして不純物拡散層３を形
成する。さらに不純物拡散層３の一部を残して酸
化膜４を形成し、その全面に多結晶シリコン層を
成長させ、不純物拡散層３と同じ導電型を示す不
純物を拡散後熱酸化を行い、多結晶シリコン層５
と不純物拡散層３の電気的導通を得るとともに酸
化膜６を形成する。その後、酸化膜６を開孔し、
蒸着により金属電極７を形成する。すなわち上述
の多結晶シリコン５をシリコン基板と金属電極と
の間にはさむことにより、シリコンへの金属の拡
散を防ごうとする意図のものであるが、ある程度
は防止できても、完全ではなく、装置において耐
圧、リーク等の電気的不安定性を生ずることが少
なくなかつた。
うな電極配線構造のものが提案されている。すな
わち、シリコン基板１の一表面に選択的に形成さ
れた酸化膜２をマスクとして不純物拡散層３を形
成する。さらに不純物拡散層３の一部を残して酸
化膜４を形成し、その全面に多結晶シリコン層を
成長させ、不純物拡散層３と同じ導電型を示す不
純物を拡散後熱酸化を行い、多結晶シリコン層５
と不純物拡散層３の電気的導通を得るとともに酸
化膜６を形成する。その後、酸化膜６を開孔し、
蒸着により金属電極７を形成する。すなわち上述
の多結晶シリコン５をシリコン基板と金属電極と
の間にはさむことにより、シリコンへの金属の拡
散を防ごうとする意図のものであるが、ある程度
は防止できても、完全ではなく、装置において耐
圧、リーク等の電気的不安定性を生ずることが少
なくなかつた。
本発明は、上記欠点を鑑み、実質的に電極用金
属の半導体内への拡散を防止できる電極配線構造
を備え、かの信頼性が高く、かつ配線の断線がな
く、フイールド領域の所定の絶縁分離が可能な集
積回路に適した半導体装置を提供することを目的
とする。
属の半導体内への拡散を防止できる電極配線構造
を備え、かの信頼性が高く、かつ配線の断線がな
く、フイールド領域の所定の絶縁分離が可能な集
積回路に適した半導体装置を提供することを目的
とする。
本発明の特徴は、半導体基板の一主表面に設け
られた第１の絶縁膜と、該第１の絶縁膜に設けら
れた第１の開口と、該第１の開口内の半導体基板
に設けられた不純物領域と、該第１の開口内より
該第１の絶縁膜上に延在せる第２の絶縁膜と、該
第１の開口内の該第２の絶縁膜の部分に設けられ
た第２の開口と、該不純物領域と同じ導電型を有
し該第２の開口を通して該不純物領域に接続しか
つ該第２の絶縁膜上を延在せる半導体層と、該第
２の開口より離間せる該半導体層の部分に接続せ
る金属層とを有する半導体装置にある。この半導
体層はその実質的全表面を絶縁被膜とくに熱酸化
膜で覆うことが好ましい。
られた第１の絶縁膜と、該第１の絶縁膜に設けら
れた第１の開口と、該第１の開口内の半導体基板
に設けられた不純物領域と、該第１の開口内より
該第１の絶縁膜上に延在せる第２の絶縁膜と、該
第１の開口内の該第２の絶縁膜の部分に設けられ
た第２の開口と、該不純物領域と同じ導電型を有
し該第２の開口を通して該不純物領域に接続しか
つ該第２の絶縁膜上を延在せる半導体層と、該第
２の開口より離間せる該半導体層の部分に接続せ
る金属層とを有する半導体装置にある。この半導
体層はその実質的全表面を絶縁被膜とくに熱酸化
膜で覆うことが好ましい。
以下、本発明を図面を参照に説明する。
第２図は本発明の一実施例を示す断面図であ
る。シリコン基板１の一表面に選択的に形成され
た酸化膜２をマスクとして不純物層３を形成す
る。さらに不純物層３の一部を残して酸化膜４を
形成し、その上から全面に半導体層たとえば多結
晶シリコン層を成長させその中間部で不純物領域
３に接続させる。この多結晶シリコン層に対し、
不純物層３と同じ導電型の不純物を拡散後熱酸化
を行い、低抵抗層とし多結晶シリコン層５と不純
物層３の電気的導通を得るとともに酸化膜６を形
成する。その後フオトエツチング技術で酸化膜及
び多結晶シリコン層を選択的にエツチング除去
し、所定形状の多結晶シリコン層５およびその上
の熱酸化膜６を残余せしめる。この多結晶シリコ
ン層５の側面は続いて実施する高温熱酸化により
やはり熱酸化膜が形成されることとなる。その
後、多結晶シリコン層５と不純物層３の接続部よ
り横方向に数ミクロン以上離れたところの酸化膜
６にフオト・エツチング技術で開孔し、蒸着によ
り金属電極７を形成し、所定の形状を得る。金属
７をアロイすることにより多結晶シリコン５との
接触を強固にする。
る。シリコン基板１の一表面に選択的に形成され
た酸化膜２をマスクとして不純物層３を形成す
る。さらに不純物層３の一部を残して酸化膜４を
形成し、その上から全面に半導体層たとえば多結
晶シリコン層を成長させその中間部で不純物領域
３に接続させる。この多結晶シリコン層に対し、
不純物層３と同じ導電型の不純物を拡散後熱酸化
を行い、低抵抗層とし多結晶シリコン層５と不純
物層３の電気的導通を得るとともに酸化膜６を形
成する。その後フオトエツチング技術で酸化膜及
び多結晶シリコン層を選択的にエツチング除去
し、所定形状の多結晶シリコン層５およびその上
の熱酸化膜６を残余せしめる。この多結晶シリコ
ン層５の側面は続いて実施する高温熱酸化により
やはり熱酸化膜が形成されることとなる。その
後、多結晶シリコン層５と不純物層３の接続部よ
り横方向に数ミクロン以上離れたところの酸化膜
６にフオト・エツチング技術で開孔し、蒸着によ
り金属電極７を形成し、所定の形状を得る。金属
７をアロイすることにより多結晶シリコン５との
接触を強固にする。
上述した金属電極７の位置に関しては、多結晶
シリコン５と不純物層３との接続部と、多結晶シ
リコン５と金属電極７との接続部が重ならない程
度、約数ミクロン以上離せば熱処理時の金属の拡
散を防ぐことができるという原理に基づく。
シリコン５と不純物層３との接続部と、多結晶シ
リコン５と金属電極７との接続部が重ならない程
度、約数ミクロン以上離せば熱処理時の金属の拡
散を防ぐことができるという原理に基づく。
本発明による第１の効果は、金属電極と多結晶
シリコンの接続部が不純物層の接続部から離れて
おり、金属電極と半導体基板とは酸化膜を間には
さむ構造となつているため、熱処理時に金属がシ
リコン基板に拡散することを完全に防げることで
ある。
シリコンの接続部が不純物層の接続部から離れて
おり、金属電極と半導体基板とは酸化膜を間には
さむ構造となつているため、熱処理時に金属がシ
リコン基板に拡散することを完全に防げることで
ある。
また、本発明による第２の効果は、酸化膜上に
多結晶シリコンが形成されるため、多結晶シリコ
ンと電極金属の接触面積が大きくとれ、電極金属
の段切れが少ないため、電気的により確実な接触
性・安定性をもつ電極配線構造を得ることができ
る。そしてこの半導体層を熱酸化膜で覆つた場合
は、信頼性はさらに向上する。すなわち熱酸化膜
は気相成長の酸化膜に比べてその膜質も半導体層
への密着性も良好であり、又、その形成も容易で
あるからである。
多結晶シリコンが形成されるため、多結晶シリコ
ンと電極金属の接触面積が大きくとれ、電極金属
の段切れが少ないため、電気的により確実な接触
性・安定性をもつ電極配線構造を得ることができ
る。そしてこの半導体層を熱酸化膜で覆つた場合
は、信頼性はさらに向上する。すなわち熱酸化膜
は気相成長の酸化膜に比べてその膜質も半導体層
への密着性も良好であり、又、その形成も容易で
あるからである。
また、本発明による第３の効果は、第１の絶縁
膜と第２の絶縁膜とを併用したことである。これ
により第１の絶縁膜は、たとえば不純物領域の形
成のためのマスクとして用いかつフイールド領域
における所定の高い閾値電圧が得られるようにそ
の膜厚を定めることができる。一方、第２の絶縁
膜によつて不純物領域の所定の個所に半導体層と
の接続位置を定めることができ、又、その材質を
考慮することによつて絶縁膜の段部の角をなめら
かにすることができこれにより半導体層の断線を
なくすことができる。
膜と第２の絶縁膜とを併用したことである。これ
により第１の絶縁膜は、たとえば不純物領域の形
成のためのマスクとして用いかつフイールド領域
における所定の高い閾値電圧が得られるようにそ
の膜厚を定めることができる。一方、第２の絶縁
膜によつて不純物領域の所定の個所に半導体層と
の接続位置を定めることができ、又、その材質を
考慮することによつて絶縁膜の段部の角をなめら
かにすることができこれにより半導体層の断線を
なくすことができる。
なお、実施例では、シリコン基板につき説明し
たが、他の半導体を使用しても同様の効果が得ら
れる。
たが、他の半導体を使用しても同様の効果が得ら
れる。
第１図は従来の半導体素子の電極配線構造を示
す断面図で、第２図は本発明による半導体素子の
電極配線構造を示し断面図である。 尚、図において、１はシリコン基板、２は酸化
膜、３は不純物層（領域）、４は酸化膜、５は不
純物拡散層３と同じ導電型の不純物を含む多結晶
シリコン層、６は酸化膜、７は電極用金属であ
る。
す断面図で、第２図は本発明による半導体素子の
電極配線構造を示し断面図である。 尚、図において、１はシリコン基板、２は酸化
膜、３は不純物層（領域）、４は酸化膜、５は不
純物拡散層３と同じ導電型の不純物を含む多結晶
シリコン層、６は酸化膜、７は電極用金属であ
る。
Claims (1)
- １ 半導体基板の一主表面に設けられた第１の絶
縁膜と、該第１の絶縁膜に設けられた第１の開口
と、該第１の開口内の半導体基板に設けられた不
純物領域と、該第１の開口内の半導体基板に被着
しかつ該第１の絶縁膜上に延在せる第２の絶縁膜
と、該第１の開口内の該第２の絶縁膜の個所に設
けられた第２の開口とを有し、これにより、該第
２の絶縁膜からなりかつ該第１の開口内に位置せ
る第１の部分と該第１および第２の絶縁膜からな
りかつ該第１の開口外に位置せる第２の部分とを
有した絶縁層を形成し、かつ、該第２の開口によ
つて該半導体基板の一主表面と該第２の絶縁膜に
おいて第１の段部を構成し、該絶縁層の第１の部
分と第２の部分とにより第２の段部を構成し、該
不純物領域と同じ導電型を有し該第２の開口を通
して該不純物領域に接続した半導体層が該第１の
段部から該絶縁層の第１の部分の上表面に被着し
さらに該第２の段部から該絶縁層の第２の部分の
上表面に被着して延在し、該半導体層は、該第１
の開口外であつて第１および第２の絶縁膜からな
る該絶縁層の第２の部分において、金属層と接続
したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59053244A JPS59229866A (ja) | 1984-03-19 | 1984-03-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59053244A JPS59229866A (ja) | 1984-03-19 | 1984-03-19 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57049797A Division JPS57172763A (en) | 1982-03-27 | 1982-03-27 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59229866A JPS59229866A (ja) | 1984-12-24 |
| JPS627703B2 true JPS627703B2 (ja) | 1987-02-18 |
Family
ID=12937375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59053244A Granted JPS59229866A (ja) | 1984-03-19 | 1984-03-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59229866A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4200753A1 (de) * | 1991-01-21 | 1992-07-30 | Mitsubishi Electric Corp | Halbleitereinrichtung mit mos-feldeffekttransistor und herstellungsverfahren hierfuer |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0254566A (ja) * | 1988-08-18 | 1990-02-23 | Seiko Epson Corp | 半導体装置 |
-
1984
- 1984-03-19 JP JP59053244A patent/JPS59229866A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4200753A1 (de) * | 1991-01-21 | 1992-07-30 | Mitsubishi Electric Corp | Halbleitereinrichtung mit mos-feldeffekttransistor und herstellungsverfahren hierfuer |
| DE4200753C2 (de) * | 1991-01-21 | 1996-09-26 | Mitsubishi Electric Corp | Halbleitereinrichtung mit MOS-Feldeffekttransistor und Herstellungsverfahren hierfür |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59229866A (ja) | 1984-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4267633A (en) | Method to make an integrated circuit with severable conductive strip | |
| JPH0220140B2 (ja) | ||
| JPH05343405A (ja) | 半導体装置 | |
| JPS627703B2 (ja) | ||
| JPS609159A (ja) | 半導体装置 | |
| JPS6228581B2 (ja) | ||
| KR910007513B1 (ko) | 반도체장치의 배선접속부 | |
| JP2719569B2 (ja) | 半導体装置 | |
| KR960006339B1 (ko) | 반도체장치의 제조방법 | |
| JPS6010751A (ja) | 半導体集積回路装置 | |
| JPH02192724A (ja) | 半導体装置およびその製造方法 | |
| JPS6160580B2 (ja) | ||
| JPH0260167A (ja) | 半導体装置 | |
| JPS6113383B2 (ja) | ||
| JP3938261B2 (ja) | 半導体抵抗素子及びその製造方法 | |
| JPH0122989B2 (ja) | ||
| KR100209926B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| JPS58164241A (ja) | 半導体装置の製造方法 | |
| JPH0344412B2 (ja) | ||
| JPH03116852A (ja) | 半導体装置 | |
| JPS5895837A (ja) | 半導体集積回路装置 | |
| JPS6295869A (ja) | 半導体装置 | |
| JPS63237443A (ja) | 半導体装置 | |
| JPH06163565A (ja) | トランジスタ素子 | |
| JPH03159120A (ja) | 半導体装置 |