JPS627708B2 - - Google Patents

Info

Publication number
JPS627708B2
JPS627708B2 JP53012749A JP1274978A JPS627708B2 JP S627708 B2 JPS627708 B2 JP S627708B2 JP 53012749 A JP53012749 A JP 53012749A JP 1274978 A JP1274978 A JP 1274978A JP S627708 B2 JPS627708 B2 JP S627708B2
Authority
JP
Japan
Prior art keywords
insulating layer
conductive layer
layer
forming
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53012749A
Other languages
English (en)
Other versions
JPS54105982A (en
Inventor
Susumu Muramoto
Chisato Hashimoto
Tetsuo Hosoya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP1274978A priority Critical patent/JPS54105982A/ja
Publication of JPS54105982A publication Critical patent/JPS54105982A/ja
Publication of JPS627708B2 publication Critical patent/JPS627708B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 本発明は、主面上に第1の絶縁層が形成されて
いる半導体基板を有し、その第1の絶縁層上に選
択的に導電性層が形成され、そして、その導電性
層が第2の絶縁層によつて埋設されている構成を
有するMIS型半導体装置の製法に関する。
主面上に第1の絶縁層が形成されている半導体
基板を有し、その第1の絶縁層上に選択的に導電
性層が形成され、そして、その導電性層が第2の
絶縁層によつて埋設されている構成を有するMIS
型半導体装置は、MIS型トランジスタを構成して
いるMIS型半導体装置においても、従来みられる
ところである。
いま、そのMIS型トランジスタを構成している
MIS型半導体装置の従来例を示すれば、第1図を
伴つて次に述べる構成を有する。
すなわち、例えばP型シリコンでなるP型の半
導体基板1を有し、その主面2側に比較的大きな
窓3を形成している比較的厚いシリコン酸化層で
なる絶縁層4が形成されている。
一方、半導体基板1の上方よりみた窓3内の領
域内の主面2側に、N型の半導体領域5及び6
が、それぞれソース領域及びドレイン領域とし
て、形成されている。
また、主面2の窓3に臨む領域上に、半導体領
域5及び6をそれぞれ外部に臨ませる窓7及び8
を穿設している比較的薄いシリコン酸化層でなる
絶縁層9が、次に述べる導電性層10下の領域を
ゲート絶縁層として、形成されている。
さらに、絶縁層9の上方よりみた半導体領域5
及び6間領域上に、導電性層10が、ゲート電極
として、形成され、その導電性層10の外表面上
に、この導電性層10を埋設するように絶縁層1
1が形成されている。
また、窓7及び8を通じてそれぞれ半導体領域
5及び6に連結し且つ絶縁層4及び11上に延長
している導電性層12及び13が、それぞれソー
ス電極・配線層、及びドレイン電極・配線層とし
て、形成されている。
さらに、絶縁層11に、導電性層10を外部に
臨ませる窓14が形成され、その窓14を通じて
導電性層10に連結し且つ絶縁層4上に延長して
いる導電性層15が形成されている。
以上が、MIS型トランジスタを構成している
MIS型半導体装置の従来例の構成である。
このような構成を有するMIS型半導体装置は、
その導電性層10が絶縁層11により埋設されて
いる構成を有し、従つて、図示のように絶縁層1
1上に、上方よりみて、導電性層10と重なる関
係で、他の導電性層12及び13を延長させ得る
ので、導電性層12及び13を容易に形成し得る
ばかりでなく、全体をより小型、密実化し得る等
の大なる特徴を有する。
また、このような特徴を有する第1図に示す
MIS型半導体装置は、第2図を伴つて次に述べる
方法によつて製造することができる。
すなわち、第1図との対応部分に同一符号を付
して詳細説明は省略するが、第2図Aに示すよう
な、主面2側に窓3を形成している絶縁層4が形
成され、且つ主面2の窓3に臨む領域上に絶縁層
9が形成されている半導体基板1が予め用意さ
れ、そして、絶縁層4上に、第2図Bに示すよう
に、導電性層10を形成する。
次に、この導電性層10の外表面上に、第2図
Cに示すように、絶縁層11を形成する。
次に、第2図Dに示すように、絶縁層9に、窓
7′及び8′を穿設する。
次に、第2図Eに示すように、それ等窓7′及
び8′を通じての不純物の熱拡散処理により、半
導体基板1内に、半導体領域5及び6を形成し、
このとき、半導体領域5及び6上に絶縁層9と連
接している酸化層を形成する(なお、図及び以下
の説明においては、簡単のため、この酸化層と絶
縁層9とを含めて絶縁層9とする)。
次に、この絶縁層9に、第2図Fに示すよう
に、半導体領域5及び6を臨ませる窓7及び8を
穿設し、次に、またはその前に、絶縁層11に、
導電性層10を外部に臨ませる窓14を穿設す
る。
次に、第2図Gに示すように、半導体領域5,
6及び10にそれぞれ窓7,8及び14を通じて
連結している導電性層12,13及び14を形成
する。
以上が、第1図に示すMIS型半導体装置の製法
の実施例である。
ところで、第1図で上述したMIS型半導体装置
の場合、従来は、その導電性層10が多結晶シリ
コンまたはモリブデンシリサイドで形成され、ま
た、絶縁層11がこのような多結晶シリコンまた
はモリブデンシリサイドで形成されている導電性
層10の外表面の酸化によつて形成されているの
を普通としていた。
また、このような従来のMIS型半導体装置を得
る場合、従来は、それを、第2図で上述した工程
をとつて得るものとした場合、第2図Bで上述し
た工程で得られる導電性層10を、多結晶シリコ
ンまたはモリブデンシリサイドで形成し、また、
第2図Cで上述した工程で得られる絶縁層11
を、高温酸化雰囲気中での熱酸化によつて形成す
るのを普通としていた。
しかしながら、上述した従来のMIS型半導体装
置及びその製法の場合、その絶縁層11が高温酸
化雰囲気中での導電性層10の表面の熱酸化によ
つて形成されるので、その熱酸化処理時、導電性
層10の多結晶シリコンまたはモリブデンシリサ
イドが再結晶化し、導電性層10が表面の荒れた
ものとして得られ、このため、導電性層10を、
高精度を有する微細な形状とするのに一定の限度
を有していた。
また、絶縁層11の破壊電圧をみると、その破
壊電圧は、その絶縁層11が多結晶シリコンでな
る導電性層の表面の熱酸化によつて形成されてい
る場合、同じ厚さで通常のシリコン熱酸化膜の半
分程度であるに過ぎず、絶縁層11の耐圧乃至絶
縁性に問題が存するものであつた。
さらに、導電性層10が、第3図に示すよう
に、反りを有する形状で得られ、また、絶縁層1
1が、同じく第3図に示すように、導電性層10
の上端縁に対応する位置において盛上つて形成さ
れ、従つて、導電性層10の全域が、所期の間隔
を以て半導体基板1の主面2に対向せず、よつ
て、得られるMIS型半導体装置が、所期の特性を
有して得られないおそれを有するばかりか、導電
性層12及び13が、絶縁層11上に良好に被着
延長して得られない、というおそれを有してい
た。
また、絶縁層11が導電性層10の表面の熱酸
化により形成される関係上、導電性層10がその
表面の熱酸化により形成される絶縁層11を、電
気的、化学的に安定な、上述した多結晶シリコン
またはモリブデンシリサイドの材料に限定せざる
を得なかつた、等の種々の欠点を有していた。
よつて、本発明は上述した欠点のない新規な
MIS型半導体装置の製法を提案せんとするもの
で、第4図以下の図面を伴つて、以下詳述すると
ころから明らかとなるであろう。
まず、本発明によるMIS型半導体装置の製法の
理解を容易ならしめるため、第4図を伴つて、本
発明によるMIS型半導体装置の製法によつて得る
ことができる、MIS型トランジスタを構成してい
るMIS型半導体装置の一例を述べるに、それは、
第1図と見掛上同様の構成を有し、よつて、第1
図との対応部分には同一符号を付し詳細説明は省
略するが、絶縁層11が、熱熔融性ガラス材を出
発材料として、その熱熔融によつて得られ、ま
た、窓7及び8が、この場合の絶縁層11の外側
縁に対応する位置より延長していることを除い
て、第1図で上述したと同様の構成を有する。
以上が、本発明によるMIS型半導体装置の製法
によつて得ることができる、MIS型半導体装置の
一例構成であるが、このような構成によれば、詳
細説明は省略するが、第1図で上述した場合と同
様のMIS型トランジスタを構成していることは明
らかである。また、第1図で上述したと同様に、
絶縁層11上に、上方よりみて導電性層10と重
なる関係で、他の導電性層12及び13を延長さ
せ得るので、導電性層12及び13を容易に形成
し得るばかりでなく、全体を小型、密実化し得る
等の大なる特徴を有する外、後述するところから
より明らかとなるが、絶縁層11が第1図の場合
のように導電性層の熱酸化によつて形成されてい
る、というものではなく、熱熔融性ガラス材を出
発材料としてその熱熔融によつて得られているの
で、導電性層が第3図で上述したように反りを有
するものとして得られず、また、絶縁層11がそ
の導電性層10の上端縁に対応している位置で盛
上つて得られることがないので、得られるMIS型
半導体装置が所期の特性を有するものとして得ら
れ、且つ導電性層12及び13が絶縁層11上に
良好に被着延長している等の大なる特徴を有す
る。
次に、第5図を伴つて、第4図で上述したMIS
型半導体装置を得るための、本発明によるMIS型
半導体装置の製法の一例を述べよう。
第5図において、第4図との対応部分には同一
符号を付して詳細説明を省略する。
第5図に示す本発明によるMIS型半導体装置の
製法の一例は、次に述べる順次の工程をとつて、
第4図で上述したMIS型半導体装置を製法する。
すなわち、第4図Aに示すように、主面2側に
窓3を形成している例えばシリコン酸化層でなる
比較的厚い絶縁層4が形成され、且つ主面2の窓
3に臨む領域上に例えばシリコン酸化層でなる例
えば500Å程度の比較的薄い厚さの絶縁層9が形
成されている半導体基板1が予め用意され、そし
て、絶縁層4及び9上に、例えば熱分解法によつ
て、第5図Bに示すように、多結晶シリコン層で
なる導電性層51を形成する。
次に、この導電性層51上に、第5図Cに示す
ように、熱熔融性ガラス材でなる絶縁層52を形
成する。
次に、絶縁層52に対するフオトエツチング処
理により絶縁層52を選択的に除去することによ
つて、第5図Dに示すように、絶縁層52から、
上方からみて窓3を横切つて延長している絶縁層
53を形成する。
次に、絶縁層53をマスクとする導電性層51
に対する選択的エツチング処理により、第5図E
に示すように、導電性層51から、その絶縁層5
3下の領域による導電性層10を形成する。
次に、例えば窒素ガス雰囲気中での例えば1000
℃〜1200℃の絶縁層53に対する熱熔融処理によ
り、絶縁層53から、第5図Fに示すように、導
電性層10を埋設し且つ絶縁層9に連接している
絶縁層54を形成する。
次に、絶縁層9及び54に対する共通のエツチ
ヤントを用いたエツチング処理を、絶縁層54上
の一部領域にマスク材(図示せず)を予め形成し
ている状態で行ない、第5図Gに示すように、絶
縁層54から、その表面が一部エツチングされて
いる絶縁層11を形成すると共に、絶縁層9の絶
縁層11下以外の領域を選択的に除去して、半導
体基板1の主面2を外部に臨ませる窓7及び8を
形成する。なお、第5図Gにおいて、絶縁層11
の肉厚となつている領域はエツチング処理時にマ
スク材が形成されていた領域である。
次に、絶縁層11に対する選択的エツチング処
理により、絶縁層11の導電性層10上の位置に
第5図Hに示すように、窓14を形成する。
次に、第5図Iに示すように、窓7及び8をそ
れぞれ通じて半導体基板1に連結し且つ絶縁層4
及び11上に延長している多結晶シリコン層でな
る導電性層12及び13と、窓14を通じて導電
性層10に連結し且つ絶縁層11上に延長してい
る多結晶シリコン層でなる導電性層15を、例え
ば導電性材の蒸着、これに続く選択的エツチング
によつて形成する。
次に、絶縁層4,9及び11をマスクとしたN
型不純物イオンの打込処理を行い、続いて、熱処
理を行い、半導体基板1の窓7及び8に臨む領域
に、それぞれ導電性層12及び13と連結してい
るN型半導体領域5及び6を形成する。
以上が、第4図で上述したMIS型半導体装置を
得るための、本発明によるMIS型半導体装置の製
法の一例である。
このような製法によれば、特に、絶縁層11
が、第2図で上述した従来の場合のように、導電
性層10の熱酸化により形成される、というもの
でなく、導電性層10上に形成された熱熔融性ガ
ラス材でなる絶縁層53の熱熔融に基ずき形成さ
れるので、導電性層10が、第4図で前述したよ
うに、反りを有するものとして得られたりするこ
とがない。
また、絶縁層10が、盛上つて得られたりする
ことがなく、さらに、最終的に得られたMIS型半
導体装置における導電性層10が、絶縁層11を
得る前の形状をそのまま保つので、目的とする
MIS型半導体装置を優れた特性を有するものとし
て、且つ小型、密実化して容易に得ることができ
る。
さらに、窓7及び8が、そのためのマスクを用
いることなしに得られるので、目的とするMIS型
半導体装置を容易に得ることができる等の大なる
特徴を有する。
なお、上述においては、本発明の1つの実施例
を示したに留まり、詳細説明は省略するが、第5
図で上述した本発明による製法において、その導
電性層51に対するエツチング処理を、第5図E
に対応する第6図に示すように、導電性層10が
その相対向する外縁をして絶縁層53の相対向す
る外縁よりも内側となるように、深く行なうこと
を除いて、第5図で上述したと同様の工程をと
り、絶縁層54乃至11がその導電性層10の上
外縁部に対応する位置の厚さをして、他の位置に
比し薄く得られんとするのを補償するようにする
こともできる。
また、詳細説明は省略するが、第5図で上述し
た本発明による製法において、その絶縁層53に
対する熱熔融処理を、高温酸化雰囲気中で行うこ
とにより、第5図Fに対応する第7図に示すよう
に、導電性層10をその表面の酸化によつて埋設
している絶縁層54を形成することを除いて、第
5図で上述したと同様の工程をとり、そして、絶
縁層54乃至11の導電性層10の上外縁部に対
応する位置の厚さが他の位置に比し薄く得られる
ことのために、問題となり得る絶縁層11の耐圧
を、導電性層10の表面の酸化による酸化層によ
つて補償するようにすることもできる。
さらに、上述においては、MIS型半導体装置が
MIS型トランジスタを構成しているMIS型半導体
装置であるものとして述べたが、他の任意のMIS
型半導体装置を得る場合にも本発明を適用し得、
その他、例えば導電性層10を多結晶シリコン層
以外の導電性材による層を以て形成する等、本発
明の精神を脱することなしに、種々の変型、変更
をなし得るであろう。
【図面の簡単な説明】
第1図は、従来のMIS型半導体装置を示す略線
的断面図である。第2図は、第1図に示すMIS型
半導体装置を得るための製法を示す順次の工程に
おける略線的断面図である。第3図は、従来の
MIS型半導体装置の一部を示す略線的断面図であ
る。第4図は、本発明によるMIS型半導体装置の
製法によつて得ることができるMIS型半導体装置
の一例を示す略線的断面図である。第5図は、第
4図に示すMIS型半導体装置の一例を得るため
の、本発明によるMIS半導体装置の製法の一例を
示す順次の工程における略線的断面図である。第
6図及び第7図は、本発明によるMIS型半導体装
置の製法の他の例を示す略線的断面図である。 1……半導体基板、2……主面、3……窓、4
……絶縁層、5,6……半導体領域、7,8……
窓、9……絶縁層、10……導電性層、11……
絶縁層、12,13……導電性層、14……窓、
15……導電性層、51……導電性層、52,5
3,54……絶縁層。

Claims (1)

  1. 【特許請求の範囲】 1 予め用意された、主面上に第1の絶縁層が形
    成されている半導体基板の上記主面上の上記第1
    の絶縁層上に第1の導電性層を形成する工程と、 上記第1の導電性層上に熱熔融性ガラス材でな
    る第2の絶縁層を形成する工程と、 該第2の絶縁層を選択的に除去して上記第2の
    絶縁層による第3の絶縁層を形成する工程と、 上記第3の絶縁層をマスクとする上記第1の導
    電性層に対する選択的エツチング処理により、上
    記第1の導電性層の上記第3の絶縁層下の領域に
    よる第2の導電性層を形成する工程と、 上記第3の絶縁層に対する熱処理により、上記
    第2の導電性層を埋設している上記第3の絶縁層
    の熱熔融により得られる第4の絶縁層を形成する
    工程とを有することを特徴とするMIS型半導体装
    置の製法。 2 特許請求の範囲第1項所載のMIS型半導体装
    置の製法において、上記第3の絶縁層をマスクと
    する上記第1の導電性層に対する選択的エツチン
    グ処理により上記第1の導電性層の上記第3の絶
    縁層下の領域による第2の導電性層を形成する工
    程において、上記第2の導電性層がその外縁をし
    て上記第3の絶縁層の外縁より内側となるように
    上記第1の導電性層に対する選択的エツチング処
    理を行なうことを特徴とするMIS型半導体装置の
    製法。 3 予め用意された、主面上に第1の絶縁層が形
    成されている半導体基板の上記主面上の上記第1
    の絶縁層上に第1の導電性層を形成する工程と、 上記第1の導電性層上に熱熔融性ガラス材でな
    る第2の絶縁層を形成する工程と、 該第2の絶縁層を選択的に除去して上記第2の
    絶縁層による第3の絶縁層を形成する工程と、 上記第3の絶縁層をマスクとする上記第1の導
    電性層に対する選択的エツチング処理により、上
    記第1の導電性層の上記第3の絶縁層下の領域に
    よる第2の導電性層を形成する工程と、 上記第3の絶縁層に対する高温酸化雰囲気中で
    の熱処理により、上記第2の導電性層をその表面
    を酸化せしめて、上記第2の導電性層を埋設して
    いる第4の絶縁層を形成するとともに、上記第2
    の導電性層を上記第4の絶縁層とともに埋設して
    いる上記第3の絶縁層の熱熔融により得られる第
    5の絶縁層を形成する工程とを有することを特徴
    とするMIS型半導体装置の製法。 4 予め用意された、主面上に第1の絶縁層が形
    成されている半導体基板の上記主面上の上記第1
    の絶縁層上に第1の導電性層を形成する工程と、 上記第1の導電性層上に熱熔融性ガラス材でな
    る第2の絶縁層を形成する工程と、 該第2の絶縁層を選択的に除去して上記第2の
    絶縁層による第3の絶縁層を形成する工程と、 上記第3の絶縁層をマスクとする上記第1の導
    電性層に対する選択的エツチング処理により、上
    記第1の導電性層の上記第3の絶縁層下の領域に
    よる第2の導電性層を形成する工程と、 上記第3の絶縁層に対する熱処理により、上記
    第2の導電性層を埋設している上記第3の絶縁層
    の熱熔融により得られる第4の絶縁層を形成する
    工程と、 上記第1及び第4の絶縁層に対するそれらに共
    通のエツチヤントを用いたエツチング処理によ
    り、上記第4の絶縁層の表面がエツチングされて
    いる上記第4の絶縁層による第5の絶縁層を形成
    すると共に、上記第1の絶縁層の上記第5の絶縁
    層下以外の領域を選択的に除去して、上記半導体
    基板の主面を、上記第1の絶縁層の上記第5の絶
    縁層下以外の領域の選択的に除去された領域にお
    いてのみ、外部に臨ませる窓を形成する工程とを
    有することを特徴とするMIS型半導体装置の製
    法。
JP1274978A 1978-02-07 1978-02-07 Mis-type semiconductor device and its manufacture Granted JPS54105982A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1274978A JPS54105982A (en) 1978-02-07 1978-02-07 Mis-type semiconductor device and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1274978A JPS54105982A (en) 1978-02-07 1978-02-07 Mis-type semiconductor device and its manufacture

Publications (2)

Publication Number Publication Date
JPS54105982A JPS54105982A (en) 1979-08-20
JPS627708B2 true JPS627708B2 (ja) 1987-02-18

Family

ID=11814057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1274978A Granted JPS54105982A (en) 1978-02-07 1978-02-07 Mis-type semiconductor device and its manufacture

Country Status (1)

Country Link
JP (1) JPS54105982A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56134771A (en) * 1980-03-26 1981-10-21 Nec Corp Insulation gate type field effect transistor

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52132776A (en) * 1976-04-30 1977-11-07 Fujitsu Ltd Manufacture for semiconductor unit

Also Published As

Publication number Publication date
JPS54105982A (en) 1979-08-20

Similar Documents

Publication Publication Date Title
US4425700A (en) Semiconductor device and method for manufacturing the same
JPH0465548B2 (ja)
JPH0451071B2 (ja)
JPS5856263B2 (ja) 半導体装置の製造方法
JPS5852352B2 (ja) 電界効果型トランジスタの製法
JPH0252858B2 (ja)
JPS627708B2 (ja)
JP2001102590A (ja) 半導体製造方法
JPH0529622A (ja) 薄膜トランジスタ及びその製造方法
JPH05114734A (ja) 半導体装置
JPS59168675A (ja) 半導体装置の製法
JPH039572A (ja) 半導体装置の製造方法
JPS5933271B2 (ja) 半導体装置の製造方法
JPS605068B2 (ja) Mos形半導体装置
JPS6231505B2 (ja)
JPH0684939A (ja) Mis電界効果半導体装置の製造方法
JPS6038026B2 (ja) 半導体装置の製造方法
JPH0517701B2 (ja)
JPH0247853B2 (ja)
JPS5919475B2 (ja) 半導体装置の製法
JPS6235569A (ja) Mis型トランジスタ及びその製造方法
JPH1098111A (ja) Mos型半導体装置とその製造方法
JPH01260857A (ja) 半導体素子およびその製造方法
JPS61216480A (ja) 不揮発性半導体記憶装置の製造方法
JPS59224190A (ja) 半導体装置