JPS6281041A - 素子分離領域の形成方法 - Google Patents

素子分離領域の形成方法

Info

Publication number
JPS6281041A
JPS6281041A JP22076685A JP22076685A JPS6281041A JP S6281041 A JPS6281041 A JP S6281041A JP 22076685 A JP22076685 A JP 22076685A JP 22076685 A JP22076685 A JP 22076685A JP S6281041 A JPS6281041 A JP S6281041A
Authority
JP
Japan
Prior art keywords
oxide film
element isolation
frame
film
isolation region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22076685A
Other languages
English (en)
Inventor
Hideki Ito
英樹 伊東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP22076685A priority Critical patent/JPS6281041A/ja
Publication of JPS6281041A publication Critical patent/JPS6281041A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分Tf′I) 未発明は、ト導体素子における素子分離領域の形成方法
、特にチャネルストップ拡散層における横方向の拡散抑
制する素子分離領域の形成方法に関するものである。
(従来の技術) 従来、このような分野の技術としては、ローコス71 
(Locos 法) ヤ、フレームド・ローニス法(F
ramed−Locos法)と呼ばれる素子分離領域の
形成力D;があった。以下、その方法を図を用いて説明
する。
第2 図(1)〜(3)は、従来のローニス法による素
子分離領域の形成力法を示す製造工程図である。
この方法は、:52図(1)のようにP形半導体基板l
Lに薄い熱酸化II!、!2及び窒化膜3を成長させる
。次いで、第2図(2)のように、窒化膜3北にレジス
ト4を塗布し、ホトリソグラフィにより窒化膜3の所定
箇所をエツチングした後、チャネルストップ不純物をイ
オン注入してP゛型拡散■々5を形成する。さらに、第
2図(3)のように、レジスト4を除去した後、高温で
ウェント酸化してフィールド酸化膜6を形成すれば、そ
のフィールド酪化膜6により両端がバーズビーク形の素
子分離領域が形成される。その後、窒化v3を除去すれ
ば、素子分gi1程が終る。
なお、第2図(3)のLlは、厚い熱酸化膜2が横力向
に広がった長さである。
m 3 図(1) 、(2)は、従来のフレーム・ロー
ニス法による素子分離領域の形成方法を示す要部の製造
工程である。
この方法では、第2図(2)の工程で、チャネルストッ
プ不純物をイオン注入する前に、第2図(1)のように
、再び窒化膜成長を行ない、方向性を持つ異方性エツチ
ングにより全面エッチバックを行ない、窒化膜による厚
さL2のフレーム7を形成する。その後、第2図(2)
に示すようなチャネルストップ不純物をイオン注入する
工程を経て、第3図のようなフィールド酸化+1!26
による素子分離領域が得られる。
なお、第3図(2)のL3は、厚い8醇化膜2の横力向
の広がり長さである。
(発明が解決しようとする問題点) しかしながら、L記の方法では、次のような問題点があ
った。
即ち、前者の方法では、フォトリングラフィで区分され
た素子分離領域の境界を基準として、厚い熱酸化1漠2
が長さLlと大きく広がるばかりか、チャネルストップ
不純物の拡散層5も大きく広がる。これに対して後者の
方法では、熱酸化膜2の広がりを長さL3と小さく抑え
られ、さらに窒化膜のフレーム7の厚さL2だけ拡散層
5の広がりを抑えられるものの、その制御範囲が小さい
このチャネルストップ不純物による拡散層5の広がりは
、素子分離領域外にまで達するため、素子分離領域の間
隔を狭くするにつれてその素子分離領域外でのチャネル
ストップ不純物濃度が」二昇し、半導体素子の特性に悪
影響をγえる。そのため、素子分離領域の間隔を狭める
ことができず、1つ導体素子の高集積化の妨げになると
いう問題点かあった。
本発明は、前記従来技術が持っていた問題点として、チ
ャネルストップ不純物の拡散層の広がりによる半導体素
子の高集積化の妨げの点について解決した素子分離領域
の形成方法を提供するものである。
(問題点を解決するだめの手段) 本発明は、前記問題点を解決するために、半導体ノ、(
板の表面にチャネルス) ツブ不純物をイオン注入し、
その上にフィールド酸化膜を成長させて素子分離領域を
形成する素子分離領域の形成方法において、前記イオン
注入を行う前の段階で、前記半導体基板の表面に、順次
第1の酸化膜、窒化11り及び第2の酸化膜を積層状態
に形成し、ホトリソグラフィにより素子分子a領域を区
分した後、第3の酸化IQを成長させ、それを異方性エ
ツチングで全面エッチバックすることにより、前記区分
された素子分離領域の境界内に前記第3の酸化膜による
フレームを形成する。その後、そのフレーム内にチャネ
ルストップ不純物をイオン注入するようにしたものであ
る。
(作 用) 本発明によれば、以上のように素子分離領域の形成方法
を構成したので、第3の酸化膜によるフレームは、チャ
ネルストップ不純物のイオン注入領域を狭めるように働
く。これによってチャネルストップ不純物により形成さ
れる拡散層の広がりの抑制が行えるのである。したがっ
て、前記問題点を除去できるのである。
(実施例) 第1図(1)〜(9)は本発明の実施例を示す分離領域
成形方法の製造工程図である。この方法は、例えば第1
〜第9工程で構成されている。
(1)第1図(1)の第1工程 先ず、P形シリコン等からなる半導体基板lOの表面に
、第1の醇化II!2である熱酸化膜(Si07)11
を、例えば300〜500A形成し、ぞの」−に、例え
ば減圧気相成長法(以ド、減圧CVD法という)で17
00〜2臣00λ程度の窒化膜(Si3N4)12を形
成する。さらに、窒化膜12の表面に、第2の酸化(S
in;・)を例えば常圧CVD法により3000〜50
00A程度に形成する。
(2)第1図(2)の第2玉程 醇化iL!13の表面に、例えば7000Å以上のレジ
スト膜14を形成した後、フォトリソ1程により開口部
を形成する。開口部の径は、例えばフォトリソ丁程の限
界値である1〜1.4 gm 0度に形成する。次に、
レジスト膜14をエツチングマスクとして、例えば C,ンF6: CHF3 = 50 : 102.5K
W、80Pa、10mm の条件下″で、C,lF6とCl4F3の混合ガス中に
おいて露出した酸化膜13および窒化I!Q 12をエ
ンチングし、熱酸化膜11を露出して幅W1の素子分離
領域を区分する。この工程において、熱酸化■り11も
エツチングで除去してもよい。
(3)第1図(3)の第3[ユ程 レジストll’;!I4を除去した後、第3の酸化膜(
Si02)15を、例えば常IE CVD法ニヨリ30
00〜5000人程度形成する。
(4)第1図(4)の第4玉程 方向性を持った異方性エツチングにより、熱酸化膜11
の表面が露出するまで全面エッチバックして酸化膜15
を除去し、サイドウオールであるフレーム15−1を形
成する。この酸化膜15のフレーム15−1は 例えば C;Ft、 : CHF3 = 30 : 302、I
KW、80Pa、10mm の条件下で、形成される。フし・−ム15−1の厚さW
2は、素子力#領域幅tillの例えば1z3以丁で、
0.25〜0.3 gm程度に形成される。
この工程において熱酸化nq t lもエツチングで除
去して良いが、その場合には後の工程である。
チャネルストップ不純物のイオン注入時におけるチャネ
リング等を防止するため、再び熱酸化膜を200λ程度
、成長させる方が良い。
(5)第1図(5)の第5工程 開口部の熱酸化膜11を通してチャネルストップ不純物
、例えばポロンイオン(B=、 BF3−等)を、注入
エネルギー・・・・・・約30keマ〜40kevド 
 −  ズ  ヘし・・・・・約 5文12〜 ll’
l/。1zの条件下で注入し、チャネルストップ領域で
あるP°形の拡散層16を形成する。
(6)第1図(6)の第6玉程 5%フッ酎耐等で酸化膜13、フレーム15−1、及び
熱酸化膜11を除去し、半導体基板10の表面を露出す
る。
(7)第1図(7)の第7エ程 (1び、窒化膜(Si3NA)17 ヲ、例えば減圧c
vo法により2000〜4000λ程度形成する。
(8)第1図(8)の第8工程 異方性エツチングにより全面エッチバックを行なって窒
化1q17を除去し、半導体ノ、(板lOの表面を露出
すると共に、サイドウオールであるフレーム!7−1を
形成する。この窒化+1z17のフレーム17−1は、
例えば C,+Fo48sccm、 CHF’、12sccm、
70Pa、電極間隔10mm、 高周波(RF)パワー2.lkw の条件下で、厚み−3が0.15壓m程度に形成される
(9)第1図(8)の第9工程 熱処理を、例えば、 温 度・・・・・・約1000°C 雰囲気・・・・・・ウェット0? 鮎1間・・・・・・約4時間 の条件ドで施せば、拡散層16」二にフィールド酸化膜
(SiO2)18が形成される。このフィールド醇化膜
18は、膜厚が約6000〜7000人の素子分離領域
である。その後、窒化膜12及びフレー1.+7−1を
除去することにより、素子分離領域を終了する。
以上のよ′うな製造1程によれば、チャネルストップ領
域である拡散層16における横方向の広がりは、その片
側で、従来のフレーム・ローニス法に比べて0.1〜0
.+5JLm程度小さく抑えることができる。
ここで、第1図(4)のフレーム厚W2は、第1図(1
)、(1)における酸化膜13.15の厚さ、および第
1図(4)のエッチバンク時におけるエツチングの異方
性の強さによって定まる。しかもこのフレーL、厚W2
は、拡散層16における横方向の広がりの抑制−Vに影
ゴするため、該フレーム厚W2を大きくすることにより
、前記制御−Vをより大きくすることかで3る。
なお、本発明では、」−記実施例に限定されず、半導体
基板10をN形にすると共に、それに応じて拡散層16
をN°形にすると共に、それに応じて拡散層16をうN
・形にする等、種々の変形が可能である。
(発明の効果) 以[−詳細に説明したように、本発明よれば、フレーム
を形成したチャネルストップ不純物のイオン注入領域を
狭くしたため、素子分離領域形成後のチャネルストップ
不純物における横方向の広がりを前記イオン注入領域の
縮小量に応じて小さくすることができる。従って半導体
素子の集積度を向」二させることができる。
【図面の簡単な説明】
第1図(1)〜(9)は本発明の実施例を示す素子分離
領域形成方法の製造工程図、第2図(1)〜(3)及び
第3図(1)、(2)は従来の素子分離領域形成方法を
示す製造工程図である。 10・・・・・・半導体ノ、(板、 11.13・・・
・・・第1.第2の酸化膜、12・・・・・・窒化膜、
15−1・・・・・・フレーム、16・・・・・・チャ
ネルストップ不純物の拡散層、17−1・・・・・・フ
レーム、18・・・・・・フィールド酸化膜(素子分離
領域)。 出願人代理人   姉  本  恭  成第1図

Claims (1)

  1. 【特許請求の範囲】 半導体基板の表面にチャネルストップ不純物イオン注入
    し、その上にフィールド酸化膜を成長させて素子分離領
    域を形成する素子分離領域の形成方法において、 前記イオン注入の前工程で、 前記半導体基板の表面に、順次第1の酸化膜、窒化膜及
    び第2の酸化膜を積層状態に形成し、ホトリソグラフィ
    により素子分離領域を区分した後、 第3の酸化膜を成長させ、異方性エッチングで全面エッ
    チバックすることにより、前記区分された素子分離領域
    の境界内に、前記第3の酸化膜によるフレームを形成し
    、 その後、そのフレーム内に前記イオン注入を行なうこと
    を特徴とする素子分離領域の形成方法。
JP22076685A 1985-10-03 1985-10-03 素子分離領域の形成方法 Pending JPS6281041A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22076685A JPS6281041A (ja) 1985-10-03 1985-10-03 素子分離領域の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22076685A JPS6281041A (ja) 1985-10-03 1985-10-03 素子分離領域の形成方法

Publications (1)

Publication Number Publication Date
JPS6281041A true JPS6281041A (ja) 1987-04-14

Family

ID=16756217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22076685A Pending JPS6281041A (ja) 1985-10-03 1985-10-03 素子分離領域の形成方法

Country Status (1)

Country Link
JP (1) JPS6281041A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4965221A (en) * 1989-03-15 1990-10-23 Micron Technology, Inc. Spacer isolation method for minimizing parasitic sidewall capacitance and creating fully recessed field oxide regions
US4968640A (en) * 1987-02-10 1990-11-06 Industrial Technology Research Institute Isolation structures for integrated circuits
US5318922A (en) * 1992-02-12 1994-06-07 Samsung Electronics Co., Ltd. Method for manufacturing a semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4968640A (en) * 1987-02-10 1990-11-06 Industrial Technology Research Institute Isolation structures for integrated circuits
US4965221A (en) * 1989-03-15 1990-10-23 Micron Technology, Inc. Spacer isolation method for minimizing parasitic sidewall capacitance and creating fully recessed field oxide regions
US5318922A (en) * 1992-02-12 1994-06-07 Samsung Electronics Co., Ltd. Method for manufacturing a semiconductor device

Similar Documents

Publication Publication Date Title
US6184155B1 (en) Method for forming a ultra-thin gate insulator layer
JPH03145730A (ja) 集積回路半導体デバイスの製造方法
JPS62290146A (ja) 半導体装置の製造方法
JPS6281041A (ja) 素子分離領域の形成方法
JPS6312160A (ja) 島状soiのチヤネルストツパ形成方法
JPH0268930A (ja) 半導体装置の製造法
JPH1050693A (ja) 半導体装置の製造方法
JP2766000B2 (ja) 半導体素子の製造方法
GB2172743A (en) Forming gate sidewall oxide spacers
JPS6231492B2 (ja)
JPH09330920A (ja) 半導体装置の製造方法
KR100256228B1 (ko) 반도체 소자의 분리막 형성방법
JPS63300563A (ja) Mos電界効果トランジスタの製造方法
JPH1050695A (ja) 半導体装置の製造方法
JPS61107736A (ja) 半導体装置の製造方法
JPS61207076A (ja) 半導体装置の製造方法
JPS5815278A (ja) 半導体装置の製造方法
JPH1050694A (ja) 半導体装置の製造方法
JPS63253650A (ja) 半導体装置の製造方法
JPS61241941A (ja) 半導体装置の製造方法
JPH10335347A (ja) 半導体装置の製造方法
JPH0582514A (ja) 半導体装置の製造方法
JPS63252448A (ja) 半導体装置の製造方法
JPS596557A (ja) 半導体装置の製造方法
JPH06224186A (ja) 半導体装置の製造方法