JPS6282797A - 映像信号再生における時間軸制御回路 - Google Patents
映像信号再生における時間軸制御回路Info
- Publication number
- JPS6282797A JPS6282797A JP60221785A JP22178585A JPS6282797A JP S6282797 A JPS6282797 A JP S6282797A JP 60221785 A JP60221785 A JP 60221785A JP 22178585 A JP22178585 A JP 22178585A JP S6282797 A JPS6282797 A JP S6282797A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- clock
- color burst
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000284 extract Substances 0.000 claims description 5
- 238000000605 extraction Methods 0.000 claims description 4
- 101100230100 Caenorhabditis elegans tbc-6 gene Proteins 0.000 abstract description 6
- 239000002131 composite material Substances 0.000 abstract description 5
- 238000001514 detection method Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 7
- 230000032683 aging Effects 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 101000891620 Homo sapiens TBC1 domain family member 1 Proteins 0.000 description 2
- 102100040238 TBC1 domain family member 1 Human genes 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Television Signal Processing For Recording (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ビデオディスクプレーヤ等による映り信号
再生において、再生映像信号中のシック（時間軸変動）
を補正して、色むらのない両象を得るための時間軸制御
回路に関する。
再生において、再生映像信号中のシック（時間軸変動）
を補正して、色むらのない両象を得るための時間軸制御
回路に関する。
ビデオディスクプレーヤにおいては映像信号中にシック
が含まれていると、色むら等のｒ；ＱＷが生じる。この
ため、ビデオディスクプレーヤにおいては、大きなジッ
タをディスク回転サーボで取り除き、小さなジッタをピ
ックアップヘッドのタンジエンシャルサーボで取り除い
ている。しかし、それでも高い周波数で変動する位相誤
差（微少なジッタ）を完全には除去しきれない。そこで
、映像信冗り１１路中に可変Ｈ延回路を介挿して、３．
５８８１１７のカラーバースト信号と、３．５８ＨＩＩ
ｚの水晶発振クロックを位相比較して、カラーバースト
信号の位相誤差を検出し、これにＪ：す、可変遅延回路
の遅延時間を制御して、位相誤差を除去づることが一般
に行なわれている。 ところが、従来の位相誤差の検出
は、温度や経年変化等によるドリフトの影響で、正確な
検出ができず、位相誤差を完全に除去づることはできな
かった。
が含まれていると、色むら等のｒ；ＱＷが生じる。この
ため、ビデオディスクプレーヤにおいては、大きなジッ
タをディスク回転サーボで取り除き、小さなジッタをピ
ックアップヘッドのタンジエンシャルサーボで取り除い
ている。しかし、それでも高い周波数で変動する位相誤
差（微少なジッタ）を完全には除去しきれない。そこで
、映像信冗り１１路中に可変Ｈ延回路を介挿して、３．
５８８１１７のカラーバースト信号と、３．５８ＨＩＩ
ｚの水晶発振クロックを位相比較して、カラーバースト
信号の位相誤差を検出し、これにＪ：す、可変遅延回路
の遅延時間を制御して、位相誤差を除去づることが一般
に行なわれている。 ところが、従来の位相誤差の検出
は、温度や経年変化等によるドリフトの影響で、正確な
検出ができず、位相誤差を完全に除去づることはできな
かった。
この発明は、前記従来の技術における問題点を解決して
、ドリフトの影響をなくして、位相誤差を正確に検出で
きるようにした映像信号再生にお（）る時間軸制御回路
を提供しようとするものである。
、ドリフトの影響をなくして、位相誤差を正確に検出で
きるようにした映像信号再生にお（）る時間軸制御回路
を提供しようとするものである。
この発明は、カラーバーストのサブキｔアリアに対応し
た一定クロックの正相クロックと逆相クロックを生成し
、位相誤差補正処理後の映像信号中のカラーバースト信
りをこれら両クロックでそれぞれスイッチングし、これ
ら両スイッヂング出力の差信号を検出して、この差信丹
に応じて、映像信号系路中に介挿された時間軸可変回路
を制佇りして、映像信号中の位相誤差を補正するように
したものである。
た一定クロックの正相クロックと逆相クロックを生成し
、位相誤差補正処理後の映像信号中のカラーバースト信
りをこれら両クロックでそれぞれスイッチングし、これ
ら両スイッヂング出力の差信号を検出して、この差信丹
に応じて、映像信号系路中に介挿された時間軸可変回路
を制佇りして、映像信号中の位相誤差を補正するように
したものである。
〔作 用］
この発明の前記解決手段によれば、差動構成により位相
誤差を抽出するので、温度や経年変化の影響をなくすこ
とができる。
誤差を抽出するので、温度や経年変化の影響をなくすこ
とができる。
（実施例）
この発明の実施例を第１図に示す。
第１図にＪ３いて、ディスクから再生された生の信号は
、メインＴ Ｂ Ｃ（Ｔｉｌｌ１ｅ Ｂａ５ｅ Ｃｏｒ
ｒｅｃｔｅｒ ）１に入力され、ディスク再生信号中の
大きなシックが補正される。ここでのシック補正は、Ｔ
ＢＧコントロール回路２においてメインＴＢＣ１の出力
信号から水平同期信号を抽出し、水晶発振クロックに基
づり基準クロックφｈと位相比較して、それらの位相誤
差に応じてディスク再生信号の時間軸！１１諏をするこ
とにより行なわれる。
、メインＴ Ｂ Ｃ（Ｔｉｌｌ１ｅ Ｂａ５ｅ Ｃｏｒ
ｒｅｃｔｅｒ ）１に入力され、ディスク再生信号中の
大きなシックが補正される。ここでのシック補正は、Ｔ
ＢＧコントロール回路２においてメインＴＢＣ１の出力
信号から水平同期信号を抽出し、水晶発振クロックに基
づり基準クロックφｈと位相比較して、それらの位相誤
差に応じてディスク再生信号の時間軸！１１諏をするこ
とにより行なわれる。
メインＴＢＣ１は例えば連続可変のアナログ遅延回路で
構成される。連続可変のアナログ遅延回路としては、例
えばＣＭＯＳインバータによるものを用いることができ
る。
構成される。連続可変のアナログ遅延回路としては、例
えばＣＭＯＳインバータによるものを用いることができ
る。
ＣＭＯＳインバータは第２図に示すように、ｐチャネル
ＭＯ３−ＦＥＴ１２とｎチャネルＭＯ８−ＦＥＴ１４を
ゲートどうし、ドレインどうしを互いに接続し、ソース
に電源電圧Ｖ、。、Ｖ８８をそれぞれ印加し、入力端子
１３を介してゲートに信号を入力し、ドレインから出力
端子１５に入力信号の反転信号を取り出すようにしたも
のである。
ＭＯ３−ＦＥＴ１２とｎチャネルＭＯ８−ＦＥＴ１４を
ゲートどうし、ドレインどうしを互いに接続し、ソース
に電源電圧Ｖ、。、Ｖ８８をそれぞれ印加し、入力端子
１３を介してゲートに信号を入力し、ドレインから出力
端子１５に入力信号の反転信号を取り出すようにしたも
のである。
このＣＭＯＳインバータ１０においては、入力と出力間
に遅延時間が生じる。この遅延時間は、第３図に示すよ
うに１．電源電圧Ｖ。０−ＶＳＳに依存し、電源電圧ｖ
ＤＤ−Ｖ８ｓが小さいほど遅延時間は大さ゛く、その変
化率も大きい。これは、電源・電圧ｖＩ）Ｄ−ＶＳＳに
よって素子のコンダクタンスが変化するためである。し
たがって、この性質を利用して電源電圧Ｖ。ｏ−Ｖｓｓ
の大きさにより、任意の遅延時間に制御づることがでさ
る。
に遅延時間が生じる。この遅延時間は、第３図に示すよ
うに１．電源電圧Ｖ。０−ＶＳＳに依存し、電源電圧ｖ
ＤＤ−Ｖ８ｓが小さいほど遅延時間は大さ゛く、その変
化率も大きい。これは、電源・電圧ｖＩ）Ｄ−ＶＳＳに
よって素子のコンダクタンスが変化するためである。し
たがって、この性質を利用して電源電圧Ｖ。ｏ−Ｖｓｓ
の大きさにより、任意の遅延時間に制御づることがでさ
る。
ＣＭＯＳインバータ１０でメインＴＢＣＩを構成する場
合は、ディスク再生信号中の水平同期信号と基準クロッ
クφｈどの位相メ２を検出し、それに応じてＣＭＯＳイ
ンバータ１０の電源電圧ＶＤＤ−Ｖ３３を制御する。
合は、ディスク再生信号中の水平同期信号と基準クロッ
クφｈどの位相メ２を検出し、それに応じてＣＭＯＳイ
ンバータ１０の電源電圧ＶＤＤ−Ｖ３３を制御する。
なお、長い遅延時間を必要とする場合は、第４図に示す
ように、ＣＭＯＳインバータ１０を多段接続して用いる
。
ように、ＣＭＯＳインバータ１０を多段接続して用いる
。
第１図において、メインＴＢＣＩで荒いジッタ補正（水
平走査期間を単位とりる時間補正）をされたディスク再
生信号は、８ＰＦ （バンドパスフィルタ）４で映像信
号成分が抽出された後、カラーＴＢＣ６に入力されて、
カラーバースト信号を用いた精密なジッタ補正（すなわ
ち位相誤差の補正）が行なわれる。カラーＴＢ０６もメ
インＴＢＣ１と同様に、ＣＭＯＳインバータを用いた可
変遅延回路で構成することができる。位相誤差がｈ［ｉ
正された映像信号成分ｔま、ＦＭ検波回路８で「Ｍ検波
されたｔ股ＬＰＦ（ローパスフィルタ）１６を介して出
力される。
平走査期間を単位とりる時間補正）をされたディスク再
生信号は、８ＰＦ （バンドパスフィルタ）４で映像信
号成分が抽出された後、カラーＴＢＣ６に入力されて、
カラーバースト信号を用いた精密なジッタ補正（すなわ
ち位相誤差の補正）が行なわれる。カラーＴＢ０６もメ
インＴＢＣ１と同様に、ＣＭＯＳインバータを用いた可
変遅延回路で構成することができる。位相誤差がｈ［ｉ
正された映像信号成分ｔま、ＦＭ検波回路８で「Ｍ検波
されたｔ股ＬＰＦ（ローパスフィルタ）１６を介して出
力される。
ＦＭ検波回路１８は、再生映像信号成分をＦＭ検波して
、複合映像（９号を作成する。複合映像信号は、ＬＰＦ
２０を介して、同期分離回路２２に入力されて、ここで
同期信号が分離される。水平同期検出回路２４は、同期
信号の中から水平同明信号を検出し、水平帰線期間のバ
ックポーチに挿入されているカラーバースト信号のタイ
ミングでカラーバーストタイミング信＠Ｃ［３ＴＭを出
力り−る。
、複合映像（９号を作成する。複合映像信号は、ＬＰＦ
２０を介して、同期分離回路２２に入力されて、ここで
同期信号が分離される。水平同期検出回路２４は、同期
信号の中から水平同明信号を検出し、水平帰線期間のバ
ックポーチに挿入されているカラーバースト信号のタイ
ミングでカラーバーストタイミング信＠Ｃ［３ＴＭを出
力り−る。
カラー号ブキャリアＢＰＦ２６は複合映像信号から３．
５８Ｈｔ（Ｚのカラーサブキャリアを抽出する。
５８Ｈｔ（Ｚのカラーサブキャリアを抽出する。
発振回路２８は、水晶発振クロックを発生し、これを分
周器３０で分周して、３．５８ＨＨｚの基準クロックを
作成する。
周器３０で分周して、３．５８ＨＨｚの基準クロックを
作成する。
カラーバースト抽出タイミング生成回路３２は３．５８
ＨＨｚの基準クロックとして正相クロックφと、これを
反転した逆相クロックφを生成し、水平同期検出回路２
４からカラーバースト信号のタイミングで出力されてい
るカラーバーストタイミング信号ＣＢＴＭでこれら基準
クロックφ、φを出力する。
ＨＨｚの基準クロックとして正相クロックφと、これを
反転した逆相クロックφを生成し、水平同期検出回路２
４からカラーバースト信号のタイミングで出力されてい
るカラーバーストタイミング信号ＣＢＴＭでこれら基準
クロックφ、φを出力する。
カラーバーストエラー出力回路３４は、カラーサブキャ
リアＢＰＦ２６から出力されているカラーバースト信号
と基準クロックφ、φとをそれぞれ位相比較し、位相差
に応じた信号Ｖ 、Ｃ２をそれぞれ出力する。
リアＢＰＦ２６から出力されているカラーバースト信号
と基準クロックφ、φとをそれぞれ位相比較し、位相差
に応じた信号Ｖ 、Ｃ２をそれぞれ出力する。
カラーＴＢＣコントロール回路３６は、２つの位相差信
号Ｖ、Ｖ２の差信号Ｖ。ｂを抽出し、この差信号■。、
に応じてカラーＴＢＣ６の遅延時間を制御する。
号Ｖ、Ｖ２の差信号Ｖ。ｂを抽出し、この差信号■。、
に応じてカラーＴＢＣ６の遅延時間を制御する。
このように、第１図の回路は、複合映像信号中のカラー
バースト信号と基準クロックφ、φどの位相差により、
カラーＴＢＣ６のガ延時間を制御するようにフィードバ
ックループが構成されており、それらの位相差をＯにす
るＪ：うに制御しＣ１映像信号の位相誤差が補正される
。
バースト信号と基準クロックφ、φどの位相差により、
カラーＴＢＣ６のガ延時間を制御するようにフィードバ
ックループが構成されており、それらの位相差をＯにす
るＪ：うに制御しＣ１映像信号の位相誤差が補正される
。
この場合、正相クロックφ、逆相クロックφとカラーバ
ースト信号をそれぞれ比較して、位相誤差を検出し、こ
れら２つの位１［誤差の差信ｐ； Ｖ １゜Ｃ２をとる
ようにしたので、温度や経年変化によるドリフ１〜は打
ち消され、正確な位相誤差を検出することができる。し
たがって、この位相誤差によりカラー丁ＢＣ６の遅延時
間の制御をするので、位相誤差のない映像１３号を１！
′？ることができる。
ースト信号をそれぞれ比較して、位相誤差を検出し、こ
れら２つの位１［誤差の差信ｐ； Ｖ １゜Ｃ２をとる
ようにしたので、温度や経年変化によるドリフ１〜は打
ち消され、正確な位相誤差を検出することができる。し
たがって、この位相誤差によりカラー丁ＢＣ６の遅延時
間の制御をするので、位相誤差のない映像１３号を１！
′？ることができる。
第１図の回路の具体例を第５図に示す。第５図において
カラーサブキャリアＢＰＦ２６は、コンデシリＣ１，Ｃ
２，コイルＬｌ、抵抗Ｒ１で構成され、コンポジット映
像信号からカラーバースト信号を抽出する。カラーバー
スト信号は、インバータ３８．４０どｈ（抗４２で構成
されるバッファ回路４２を介して、カラーバーストエラ
ー検出回路３４に入力される。
カラーサブキャリアＢＰＦ２６は、コンデシリＣ１，Ｃ
２，コイルＬｌ、抵抗Ｒ１で構成され、コンポジット映
像信号からカラーバースト信号を抽出する。カラーバー
スト信号は、インバータ３８．４０どｈ（抗４２で構成
されるバッファ回路４２を介して、カラーバーストエラ
ー検出回路３４に入力される。
カラーバースト抽出タイミング生成回路３２は、水品介
服出力に基づ＜ ３．５８８Ｈ２のＶ、準クロックφ
３を入力し、正相クロックφと逆相り目ツクφを出力す
る。タイムベースコレクトオン信ｎＴＢｃＯＮ（タイム
ベースコレクト動作を指令づるとき′１°′どなる信号
）と、カラーバーストタイミング信ＭＣＢＴＭ （水平
走査期間のカラーバースト信号のタイミングで１′′と
なる信５′３）が共に“１″になっているとき、ＮＱク
ロックφをアンド回路４６を介して出力し、これを２相
クロックφ１．φ２で駆動されるレジスタ４８で１ビツ
トｄ延して、正相クロックφとして出力する。また、タ
イムベースコレク］−オン信ｇＴ［３ｃＯＮとカラーバ
ーストタイミング信号ＣＢＴＭが共に“１パになってい
るとき、基準クロックφ３をインバータ５０で反転した
信号をアンド回路５２を介して出力し、これを２相クロ
ックφ１．φ２で駆動されるレジスタ５４で１ビツト遅
延して、逆相りＩコックφとして出力覆る。
服出力に基づ＜ ３．５８８Ｈ２のＶ、準クロックφ
３を入力し、正相クロックφと逆相り目ツクφを出力す
る。タイムベースコレクトオン信ｎＴＢｃＯＮ（タイム
ベースコレクト動作を指令づるとき′１°′どなる信号
）と、カラーバーストタイミング信ＭＣＢＴＭ （水平
走査期間のカラーバースト信号のタイミングで１′′と
なる信５′３）が共に“１″になっているとき、ＮＱク
ロックφをアンド回路４６を介して出力し、これを２相
クロックφ１．φ２で駆動されるレジスタ４８で１ビツ
トｄ延して、正相クロックφとして出力する。また、タ
イムベースコレク］−オン信ｇＴ［３ｃＯＮとカラーバ
ーストタイミング信号ＣＢＴＭが共に“１パになってい
るとき、基準クロックφ３をインバータ５０で反転した
信号をアンド回路５２を介して出力し、これを２相クロ
ックφ１．φ２で駆動されるレジスタ５４で１ビツト遅
延して、逆相りＩコックφとして出力覆る。
カラーバーストエラー検出回路３４は、ペアのアナログ
スイッチ５６．５８からなる。アナログスイッチ５６は
、バッファ回路４４から出力されるカラーバースト信号
を入力し、正相クロックφにＪ：リゲートをオン、オフ
する。これにより、アナログスイッチ５６からは、カラ
ーバースト信号と基準クロックφ３の位相ずれに応じた
カラーバ−スミ−信号の１８０°の区間が位相誤差信号
１どして各周期ごとに抽出される。
スイッチ５６．５８からなる。アナログスイッチ５６は
、バッファ回路４４から出力されるカラーバースト信号
を入力し、正相クロックφにＪ：リゲートをオン、オフ
する。これにより、アナログスイッチ５６からは、カラ
ーバースト信号と基準クロックφ３の位相ずれに応じた
カラーバ−スミ−信号の１８０°の区間が位相誤差信号
１どして各周期ごとに抽出される。
また、アナログスイッチ−５８は、カラーバースト信号
を入力し、逆相クロックφにより、アナログスイッチ５
６と逆相でゲートをオン、オフする。
を入力し、逆相クロックφにより、アナログスイッチ５
６と逆相でゲートをオン、オフする。
これにより、アナログスイッチ５８からは、アナログス
イッチ５６で抽出されたカラーバースト信号の残りの１
８０°の区間が位相差信号■２として各周期ごとに抽出
される。
イッチ５６で抽出されたカラーバースト信号の残りの１
８０°の区間が位相差信号■２として各周期ごとに抽出
される。
カラーＴＢＣコントロール回路３６は、前記アブ−ログ
スイッチ５６．５８の出力信号Ｖ 、Ｖ２をコンデン
サＣ３，Ｃ４で平滑し、その電圧ｖ１゜Ｖ２をベアのＦ
ＥＴ６０．６２のグー１−にそれぞれ印加する。そして
ＦＥＴ６０．６２の出力は、引算器６４に入力されて、
それらの差電圧Ｖ。ｂが１７られる。この差電圧Ｖ。ｂ
は、前記カラーＴＢＣ６の制ＤＩ］電圧（第２図や第４
図のＣＭＯＳインバーター０による可変遅延回路で構成
した場合、電圧■。ｏ ’ｓｓに相当）として加えら
れＣ１カラーＴＢＣ６の遅延時間をカラーバースト信号
と基準クロックφ３の位相差がなくなる方向に制御して
、位相誤差補正を行なう。
スイッチ５６．５８の出力信号Ｖ 、Ｖ２をコンデン
サＣ３，Ｃ４で平滑し、その電圧ｖ１゜Ｖ２をベアのＦ
ＥＴ６０．６２のグー１−にそれぞれ印加する。そして
ＦＥＴ６０．６２の出力は、引算器６４に入力されて、
それらの差電圧Ｖ。ｂが１７られる。この差電圧Ｖ。ｂ
は、前記カラーＴＢＣ６の制ＤＩ］電圧（第２図や第４
図のＣＭＯＳインバーター０による可変遅延回路で構成
した場合、電圧■。ｏ ’ｓｓに相当）として加えら
れＣ１カラーＴＢＣ６の遅延時間をカラーバースト信号
と基準クロックφ３の位相差がなくなる方向に制御して
、位相誤差補正を行なう。
このＪ：う４丁構成によれば、アナログスイッチ５６．
５８およびＦＥＴ６０，６２の各ベアがそれぞれ同一の
性能を持てば、差動出力Ｖ。ｂによりドリフト成分は打
ち消され、位相誤差成分のみが加算されて出力される。
５８およびＦＥＴ６０，６２の各ベアがそれぞれ同一の
性能を持てば、差動出力Ｖ。ｂによりドリフト成分は打
ち消され、位相誤差成分のみが加算されて出力される。
第６図は、第５図の回路による位相誤差検出動作を示す
ものである。カラーバースト信号と正相クロックφの位
相差が、カラーバースト信号の位相誤差であり、正相ク
ロックφで駆動されるアナログスイッチ５６からは、こ
の位相誤差に応じたカラーバースト信号の１８０°の区
間を各周期ごとに抽出する。また、逆相クロックφで駆
動されるアナログスイッチ５８からは、この位相誤差に
応じたカラーバースト信号の残りの１８０°の区間を各
周期ごとに抽出する。
ものである。カラーバースト信号と正相クロックφの位
相差が、カラーバースト信号の位相誤差であり、正相ク
ロックφで駆動されるアナログスイッチ５６からは、こ
の位相誤差に応じたカラーバースト信号の１８０°の区
間を各周期ごとに抽出する。また、逆相クロックφで駆
動されるアナログスイッチ５８からは、この位相誤差に
応じたカラーバースト信号の残りの１８０°の区間を各
周期ごとに抽出する。
アナログスイッチ５６．５８の出力信号をコンデンサＣ
３，Ｃ４でぞれぞれ平滑して１ｑた電圧Ｖ 、Ｖ２は、
Ｖｌ−−Ｖ２となるから、引算器６４の出力Ｖｃｂは、 Ｖｏｂ−Ｖｌ−ｖ２ ＝２Ｖ１＝−２Ｖ２ となる。
３，Ｃ４でぞれぞれ平滑して１ｑた電圧Ｖ 、Ｖ２は、
Ｖｌ−−Ｖ２となるから、引算器６４の出力Ｖｃｂは、 Ｖｏｂ−Ｖｌ−ｖ２ ＝２Ｖ１＝−２Ｖ２ となる。
また、ドリフト△Ｖが加わったときは
Ｖ ｏｂ＝ （Ｖ １ ＋△Ｖ） −（Ｖ、 ＋
△Ｖ）＝ｖ１−ｖ２＋ ＜△Ｖ−△Ｖ） ＝２Ｖ１−−２Ｖ２ となり、ドリフ１〜分はキセンセルされる。
△Ｖ）＝ｖ１−ｖ２＋ ＜△Ｖ−△Ｖ） ＝２Ｖ１−−２Ｖ２ となり、ドリフ１〜分はキセンセルされる。
なお、引算器６４の出力電圧Ｖ。ｂは、カラーバースト
信号とクロックφ、φどの位相差により変化する。例え
ば、カラーバースト信号と正相クロックφの位相差が第
７図（Ａ）で承り一状態のときはＶｏｂ＝Ｏとなり、回
路のオーブンループゲインが無限大であれば、この状態
で安定化される。また、位相差が（Ｂ）の状態のどぎは
、゛電圧Ｖ。ｂは子方向に最大となる。また、位相差が
（Ｃ）の状態のとさは、電圧Ｖ。ｂは〜方向に最大とな
る。
信号とクロックφ、φどの位相差により変化する。例え
ば、カラーバースト信号と正相クロックφの位相差が第
７図（Ａ）で承り一状態のときはＶｏｂ＝Ｏとなり、回
路のオーブンループゲインが無限大であれば、この状態
で安定化される。また、位相差が（Ｂ）の状態のどぎは
、゛電圧Ｖ。ｂは子方向に最大となる。また、位相差が
（Ｃ）の状態のとさは、電圧Ｖ。ｂは〜方向に最大とな
る。
以上説明したようにこの発明によれば、差動構成により
映像信号中の位相ｌ；差を抽出するので、温度や経年変
化の影響をなくして正確な検出をすることができろ。
映像信号中の位相ｌ；差を抽出するので、温度や経年変
化の影響をなくして正確な検出をすることができろ。
第１図は、この発明の一実施例を示す゛ブロック図であ
る。 第２図は、ＣＭＯＳインバータを示す回路図である。 第３図は、第２図のＣＭＯＳインバータにおりる電源電
圧−遅延時間特性を示す特性図である。 第４図は、ＣＭＯＳインバータを多段接続して構成した
第１図のメインＴＢＣ１を示す回路図である。 第５図は、第１図の回路の具体例を示す回路図である。 第６図は、第５図の回路による位相誤差検出動作を示す
波形図である。 第７図は、カラーバースト信月と正相り［］ツクφの様
々な位相ずれの状態を示す波形図である。 ５６．５８・・・アナログスイッチ、６／Ｉ・・・引算
器。 （ばか１名） 第７図
る。 第２図は、ＣＭＯＳインバータを示す回路図である。 第３図は、第２図のＣＭＯＳインバータにおりる電源電
圧−遅延時間特性を示す特性図である。 第４図は、ＣＭＯＳインバータを多段接続して構成した
第１図のメインＴＢＣ１を示す回路図である。 第５図は、第１図の回路の具体例を示す回路図である。 第６図は、第５図の回路による位相誤差検出動作を示す
波形図である。 第７図は、カラーバースト信月と正相り［］ツクφの様
々な位相ずれの状態を示す波形図である。 ５６．５８・・・アナログスイッチ、６／Ｉ・・・引算
器。 （ばか１名） 第７図
Claims (1)
- 【特許請求の範囲】 映像信号中のカラーバースト信号を抽出するカラーバー
スト信号抽出回路と、 カラーバースト信号のサブキャリアに対応した一定クロ
ックを生成する回路と、 前記クロックと逆相のクロックを生成する回路と、 前記カラーバースト信号を前記一方のクロックでスイッ
チングするスイッチング回路と、 前記カラーバースト信号を前記他方のクロックでスイッ
チングするスイッチング回路と、 これら両スイッチング回路の出力の差信号を検出する回
路と、 前記映像信号の系路中に介挿された時間軸可変回路と、 前記差信号に応じて、前記時間軸可変回路を制御して、
前記映像信号の位相誤差を補正する制御回路とを具え、 前記制御回路の出力映像信号を前記カラーバースト信号
抽出回路の入力信号としたことを特徴とする映像信号再
生における時間軸制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60221785A JPS6282797A (ja) | 1985-10-07 | 1985-10-07 | 映像信号再生における時間軸制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60221785A JPS6282797A (ja) | 1985-10-07 | 1985-10-07 | 映像信号再生における時間軸制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6282797A true JPS6282797A (ja) | 1987-04-16 |
| JPH0581119B2 JPH0581119B2 (ja) | 1993-11-11 |
Family
ID=16772163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60221785A Granted JPS6282797A (ja) | 1985-10-07 | 1985-10-07 | 映像信号再生における時間軸制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6282797A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02155390A (ja) * | 1988-12-07 | 1990-06-14 | Sony Corp | ドロップアウト補償回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5297623A (en) * | 1976-02-12 | 1977-08-16 | Matsushita Electric Ind Co Ltd | Phase detection unit |
| JPS5613886A (en) * | 1979-07-12 | 1981-02-10 | Pioneer Video Corp | Reproduced signal's time axis correcting device for recorded information reproducer |
-
1985
- 1985-10-07 JP JP60221785A patent/JPS6282797A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5297623A (en) * | 1976-02-12 | 1977-08-16 | Matsushita Electric Ind Co Ltd | Phase detection unit |
| JPS5613886A (en) * | 1979-07-12 | 1981-02-10 | Pioneer Video Corp | Reproduced signal's time axis correcting device for recorded information reproducer |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02155390A (ja) * | 1988-12-07 | 1990-06-14 | Sony Corp | ドロップアウト補償回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0581119B2 (ja) | 1993-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5012141A (en) | Signal delay device using CMOS supply voltage control | |
| JPH056272B2 (ja) | ||
| JPS57160286A (en) | Time base correcting device | |
| JPH0624315B2 (ja) | 移相器 | |
| JPS6282797A (ja) | 映像信号再生における時間軸制御回路 | |
| JPH02159815A (ja) | 可変遅延装置 | |
| JPS58137374A (ja) | ビデオ信号の再生装置 | |
| JPS61288693A (ja) | バ−スト位相反転検出装置 | |
| JP2679032B2 (ja) | ビデオデイスク再生装置 | |
| EP0395118A1 (en) | Analog signal delay circuit | |
| JPH01231516A (ja) | インバータ方式遅延線のデューティ補正回路 | |
| KR100475029B1 (ko) | 영상신호의기록/재생시지연특성자동보정장치 | |
| JPS5824281A (ja) | セグメント式ｖｔｒのスキユ−歪補正装置 | |
| JP2615794B2 (ja) | 時間軸補正装置 | |
| JPS5855718B2 (ja) | 時間軸補正装置 | |
| JPH0451909B2 (ja) | ||
| JPH0440671A (ja) | Ｐｌｌ装置 | |
| JP2754577B2 (ja) | クロツク再生回路 | |
| JPH0261169B2 (ja) | ||
| JPH0369294A (ja) | 信号遅延装置 | |
| JPH0832071B2 (ja) | 映像信号のクロマ位相補正方法 | |
| JPH04154389A (ja) | 映像信号再生装置 | |
| JPS62249578A (ja) | 時間軸補正装置 | |
| JPS583102A (ja) | 再生信号の時間軸補正装置 | |
| JPS637085A (ja) | ドロツプアウト補償装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |