JPS6292479A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6292479A JPS6292479A JP60233613A JP23361385A JPS6292479A JP S6292479 A JPS6292479 A JP S6292479A JP 60233613 A JP60233613 A JP 60233613A JP 23361385 A JP23361385 A JP 23361385A JP S6292479 A JPS6292479 A JP S6292479A
- Authority
- JP
- Japan
- Prior art keywords
- window
- gate electrode
- gate
- entire surface
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、高周波用のデュアルショットキーゲート型電
界効果トランジスタの製造方法に関するものである。
界効果トランジスタの製造方法に関するものである。
従来の技術
第２図に従来技術によるデュアルショットキーゲート型
電界効果トランジスタの製造方法を示す。
電界効果トランジスタの製造方法を示す。
第２図（ａ）に示すように半絶縁性Ｇ ａ Ａ ｓ基板
２ｏの活性層部分以外をフォトリソグラフィによりレジ
スト２１で被い、Ｓｉ イオン注入２２によって活性
層２３を形成し、レジストを除去して、Ａ８ 圧雰囲気
中、８５０℃、２０分間熱処理を行う。続いて、全面に
Ｓｉ３Ｎ４膜２４を全面に堆積し、第２図（ｂ）に示す
ように、リフトオフ法によって、ゲート電極２６を形成
し、同様にソース・ドレインオーミック電極２６も形成
する。オーミック金属としてＡ ｕ Ｇ ｅ ／Ｎ ｉ
／Ａ ｕ を用いる。
２ｏの活性層部分以外をフォトリソグラフィによりレジ
スト２１で被い、Ｓｉ イオン注入２２によって活性
層２３を形成し、レジストを除去して、Ａ８ 圧雰囲気
中、８５０℃、２０分間熱処理を行う。続いて、全面に
Ｓｉ３Ｎ４膜２４を全面に堆積し、第２図（ｂ）に示す
ように、リフトオフ法によって、ゲート電極２６を形成
し、同様にソース・ドレインオーミック電極２６も形成
する。オーミック金属としてＡ ｕ Ｇ ｅ ／Ｎ ｉ
／Ａ ｕ を用いる。
発明が解決しようとする問題点
高周波用のデュアルショットキーゲート型電界効果トラ
ンジスタでは、ゲート容量及びゲート電極間の寄生抵抗
を下げることが不可欠にもかかわらず、従来の技術では
、ゲート電極の形成にフォトリソグラフィとリフトオフ
法を用いるため、グー１長を゛“以下′す枇と困難７あ
り・杼：□ ″−１電極間距離いμ″′以１″ｔ６員困難７１ある。
ンジスタでは、ゲート容量及びゲート電極間の寄生抵抗
を下げることが不可欠にもかかわらず、従来の技術では
、ゲート電極の形成にフォトリソグラフィとリフトオフ
法を用いるため、グー１長を゛“以下′す枇と困難７あ
り・杼：□ ″−１電極間距離いμ″′以１″ｔ６員困難７１ある。
問題点を解決するための手段
３ Ａ−／
本発明は、デュアルショットキーゲート型電界効果トラ
ンジスタの製造方法において、基板表面全面に絶縁膜を
堆積する工程、ゲート電極部に１つの窓を形成する工程
、全面にゲート金属を堆積する工゛程、イオンビームエ
ツチングにて異方的に前記絶縁膜上のゲート金属を除去
するとともに、前記窓の側壁部に残された２つの金属よ
りなるゲート電極を形成する工程を有してなる半導体装
置の製造方法である。
ンジスタの製造方法において、基板表面全面に絶縁膜を
堆積する工程、ゲート電極部に１つの窓を形成する工程
、全面にゲート金属を堆積する工゛程、イオンビームエ
ツチングにて異方的に前記絶縁膜上のゲート金属を除去
するとともに、前記窓の側壁部に残された２つの金属よ
りなるゲート電極を形成する工程を有してなる半導体装
置の製造方法である。
作 用
本発明の半導体装置の製造方法・では、フォトリングラ
フィで形成する窓の幅を１μｍにし、全面蒸着するゲー
ト金属の膜厚を５０００人にすれば、異方性イオンビー
ムエツチング後、前記の窓の側壁部のゲート電極長は、
３０００人程度１なシまたゲート電極間距離も４０００
Ａ と非常に小さくすることが出来る。
フィで形成する窓の幅を１μｍにし、全面蒸着するゲー
ト金属の膜厚を５０００人にすれば、異方性イオンビー
ムエツチング後、前記の窓の側壁部のゲート電極長は、
３０００人程度１なシまたゲート電極間距離も４０００
Ａ と非常に小さくすることが出来る。
実施例
第１図に本発明の一実施例を示す。半絶縁性Ｇ ａ Ａ
８基板１に活性層２の部分以外をフォトリソグラフィ
に」：リレシスト３で被い、Ｓｌ イオン注入４によ
って活性層２′ｆｒ：形成しく第１図（ａ））、レジス
ト３を除去して、Ａ８ 圧雰囲気中、８６０℃。
８基板１に活性層２の部分以外をフォトリソグラフィ
に」：リレシスト３で被い、Ｓｌ イオン注入４によ
って活性層２′ｆｒ：形成しく第１図（ａ））、レジス
ト３を除去して、Ａ８ 圧雰囲気中、８６０℃。
２０分間熱処理を行う。続いて、全面に５１３Ｎ４膜５
を４０００人、ＣＶＤ法でＭト積し、ゲート電極部をフ
ォトリングラフィにて幅１μｍの窓６を形成する。続い
て全面にゲート金属としてＡｅ ７を５ｏ０〇入電子ビ
一ム蒸着で蒸着する（第２図山））。
を４０００人、ＣＶＤ法でＭト積し、ゲート電極部をフ
ォトリングラフィにて幅１μｍの窓６を形成する。続い
て全面にゲート金属としてＡｅ ７を５ｏ０〇入電子ビ
一ム蒸着で蒸着する（第２図山））。
続いて異方性イオンビーム８のエツチングにてＳｉ３Ｎ
４膜５上および窓６の中央下部のＡＩを除去し、窓６の
側壁部に残ったＡＩをデュアルゲート電極９として形成
する（第１図（Ｃ））。
４膜５上および窓６の中央下部のＡＩを除去し、窓６の
側壁部に残ったＡＩをデュアルゲート電極９として形成
する（第１図（Ｃ））。
異方性イオンビームエツチングによれば垂直方向にエツ
チングが進行し、第１図（ｂ）の破線のとと（Ａ＃７が
除去され、窓６の側壁部のみに残る。
チングが進行し、第１図（ｂ）の破線のとと（Ａ＃７が
除去され、窓６の側壁部のみに残る。
ゲート長（ｅ、＋ｅ２）およびゲート電極９の間の距離
（１！３）は、それぞれ３０００人、４０００人であっ
た。続いて、リフトオフ法によってソース・ドレインオ
ーミック電極１０（ＡｕＧｅ／Ｎｉ／Ａｕ）を形成する
（第１図（ｄ））。
（１！３）は、それぞれ３０００人、４０００人であっ
た。続いて、リフトオフ法によってソース・ドレインオ
ーミック電極１０（ＡｕＧｅ／Ｎｉ／Ａｕ）を形成する
（第１図（ｄ））。
６ページ
これらの値は、従来技術のゲート容量およびゲート電極
間の寄生抵抗が３０〜４０チ削減したものに相当する。
間の寄生抵抗が３０〜４０チ削減したものに相当する。
発明の効果
本発明の半導体装置の製造方法によって、デュアルショ
ットキーゲート型電界効果トランジスタのゲート容量お
よび、ゲート電極間の寄生抵抗が、従来の３０〜４０チ
削減することができた。
ットキーゲート型電界効果トランジスタのゲート容量お
よび、ゲート電極間の寄生抵抗が、従来の３０〜４０チ
削減することができた。
末技術による方法を示す工程図である。
１・・・・・・半絶縁性Ｇ ａ Ａ Ｂ基板、２・・・
・・・活性層、６・・・・・・窓、８・・・・・イオン
ビームエツチング、９・・・・・・デュアルゲート電極
。 代理人の氏名 弁理士 中 尾 敏 男 ＃１か１名第
１ 図 ＩＮｊＮｌｉ４５“イオノ２主入（１
２，ン １ １ １ １ １ １ １ １ １ １ １ ’ｒ
ａ、ｕｒｙヒームｘ＝−＋＞り（Ｃ） 第２図 ｒｔ）
・・・活性層、６・・・・・・窓、８・・・・・イオン
ビームエツチング、９・・・・・・デュアルゲート電極
。 代理人の氏名 弁理士 中 尾 敏 男 ＃１か１名第
１ 図 ＩＮｊＮｌｉ４５“イオノ２主入（１
２，ン １ １ １ １ １ １ １ １ １ １ １ ’ｒ
ａ、ｕｒｙヒームｘ＝−＋＞り（Ｃ） 第２図 ｒｔ）
Claims (1)
- 半導体基板表面全面に絶縁膜を堆積する工程、デュアル
ショットキーゲート型電界効果トランジスタのゲート電
極部に窓を形成する工程、全面にゲート金属を堆積する
工程、イオンビームエッチングにて異方的に前記絶縁膜
上のゲート金属を除去するとともに、前記窓の側壁部に
残された２つの金属よりなるゲート電極を形成する工程
を有してなる半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60233613A JPS6292479A (ja) | 1985-10-18 | 1985-10-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60233613A JPS6292479A (ja) | 1985-10-18 | 1985-10-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6292479A true JPS6292479A (ja) | 1987-04-27 |
Family
ID=16957788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60233613A Pending JPS6292479A (ja) | 1985-10-18 | 1985-10-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6292479A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63181476A (ja) * | 1987-01-23 | 1988-07-26 | Toshiba Corp | 半導体装置の製造方法 |
| EP0461807A3 (ja) * | 1990-06-11 | 1994-03-16 | Mitsubishi Electric Corp | |
| FR2700221A1 (fr) * | 1993-01-07 | 1994-07-08 | Fujitsu Ltd | Transistor à effet de champ ayant des propriétés améliorées de capacité parasite et de transconductance. |
-
1985
- 1985-10-18 JP JP60233613A patent/JPS6292479A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63181476A (ja) * | 1987-01-23 | 1988-07-26 | Toshiba Corp | 半導体装置の製造方法 |
| EP0461807A3 (ja) * | 1990-06-11 | 1994-03-16 | Mitsubishi Electric Corp | |
| FR2700221A1 (fr) * | 1993-01-07 | 1994-07-08 | Fujitsu Ltd | Transistor à effet de champ ayant des propriétés améliorées de capacité parasite et de transconductance. |
| US5643811A (en) * | 1993-01-07 | 1997-07-01 | Fujitsu Limited | Method of making field effect transistor for high-frequency operation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2637937B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH0279437A (ja) | 半導体装置の製造方法 | |
| JPS6292479A (ja) | 半導体装置の製造方法 | |
| JPH0260216B2 (ja) | ||
| JPH0472381B2 (ja) | ||
| JPS6292478A (ja) | 半導体装置の製造方法 | |
| JPS6057977A (ja) | シヨツトキゲ−ト型電界効果トランジスタの製造方法 | |
| JP3217714B2 (ja) | 電界効果トランジスタのゲート形成方法 | |
| JPS6290979A (ja) | 半導体装置の製造方法 | |
| JPH04186640A (ja) | 半導体装置の製造方法 | |
| JPH0622247B2 (ja) | 電界効果型半導体装置 | |
| JP3304595B2 (ja) | 半導体装置の製造方法 | |
| JPH02285645A (ja) | 半導体装置の製造方法 | |
| JP2803112B2 (ja) | 半導体装置の製造方法 | |
| JPS628573A (ja) | 半導体装置およびその製造方法 | |
| JPS6050967A (ja) | 電界効果トランジスタの製造方法 | |
| JPH05343687A (ja) | 薄膜トランジスタ | |
| JPS62291973A (ja) | 半導体装置の製造方法 | |
| JPS60198869A (ja) | 半導体装置の製造方法 | |
| JPS62243372A (ja) | 半導体装置の製造方法 | |
| JPH05190486A (ja) | オーミック電極の形成方法 | |
| JPH06204257A (ja) | 電界効果トランジスタの製造方法 | |
| JPS62150888A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0684951A (ja) | 半導体装置の製造方法 | |
| JPH038344A (ja) | 半導体装置の製造方法及びそれにより製造された半導体装置 |