JPS63122151A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63122151A JPS63122151A JP26816186A JP26816186A JPS63122151A JP S63122151 A JPS63122151 A JP S63122151A JP 26816186 A JP26816186 A JP 26816186A JP 26816186 A JP26816186 A JP 26816186A JP S63122151 A JPS63122151 A JP S63122151A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- photoresist
- photoresist layer
- contact hole
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000007788 liquid Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔ｍ業上の利用分野〕
本発明は、半導体装置の製造方法において、半導体装置
の不純物拡散層または配！＠届の１樟形成した絶縁膜の
一部に、該絶ｇｉ上に形成された配線層とのＳａをとる
ための大（以下、コンタクトホールと称す、）を形成す
ることさ、記ＩａＷＢの間の絶縁膜の凹凸を減少する（
平坦化する）ことで半導体Ｈ［の微細加工に関するもの
である。
の不純物拡散層または配！＠届の１樟形成した絶縁膜の
一部に、該絶ｇｉ上に形成された配線層とのＳａをとる
ための大（以下、コンタクトホールと称す、）を形成す
ることさ、記ＩａＷＢの間の絶縁膜の凹凸を減少する（
平坦化する）ことで半導体Ｈ［の微細加工に関するもの
である。
本発明は、半導体装置の製造方法において、フォトレジ
ストと絶！１校をほとんど同じ割合で削る（エツチング
する）ことにより、フンタクトホールの形成と配！！ｉ
Ｉ届の間の絶縁膜の平坦化を同時に行なうことにより微
細な半導体装置の配線を行なうものである。
ストと絶！１校をほとんど同じ割合で削る（エツチング
する）ことにより、フンタクトホールの形成と配！！ｉ
Ｉ届の間の絶縁膜の平坦化を同時に行なうことにより微
細な半導体装置の配線を行なうものである。
（従来の技術）
従来の半導体装置の製造方法では、微細化に対応するた
めの配置！１ＩＡＩ：！の間の絶縁膜を平坦化し、コン
タクトホールを形成する場合、１）第２図のように液状
絶縁膜を塗布し、固体化した俵、コンタクトホールを形
成する。２）１７３図のようにコンタクトホールを形成
後、高温処理により全体を平坦化する。あるいは、３）
第４図のように平坦化物質を形成後、全面をエツチング
し、平ｔ１１化しくエッチバック）、その後コンタクト
形成する。
めの配置！１ＩＡＩ：！の間の絶縁膜を平坦化し、コン
タクトホールを形成する場合、１）第２図のように液状
絶縁膜を塗布し、固体化した俵、コンタクトホールを形
成する。２）１７３図のようにコンタクトホールを形成
後、高温処理により全体を平坦化する。あるいは、３）
第４図のように平坦化物質を形成後、全面をエツチング
し、平ｔ１１化しくエッチバック）、その後コンタクト
形成する。
笠の方法により微細配線に対応していた。
〔発明が解決しようと、するｒ８Ｊｍ点〕しかし、前記
の従来の製造方法では、１）配線層の間に平ｔＨ化のた
めの平坦化物質を形成する。
の従来の製造方法では、１）配線層の間に平ｔＨ化のた
めの平坦化物質を形成する。
または、２）高温処理、３）２度のエツチング工程、等
の工程の追加により、配ｌ１ＩＶＢの間の絶＆１膜の平
坦化を計った後コンタクトホールを形成しなければ微細
な配線が行なえないというＩ！！Ｊ Ｉ！Ｉがあった。
の工程の追加により、配ｌ１ＩＶＢの間の絶＆１膜の平
坦化を計った後コンタクトホールを形成しなければ微細
な配線が行なえないというＩ！！Ｊ Ｉ！Ｉがあった。
すなわち、工程増によるコストのｌＱ大、高温処理のた
めの微細化のむずかしさ等の微細加工上の問題を生じた
。また、配線層の間の絶縁膜の平坦化工程を行なわない
場合、配線のＭ線、短絡等の問題が生じた。
めの微細化のむずかしさ等の微細加工上の問題を生じた
。また、配線層の間の絶縁膜の平坦化工程を行なわない
場合、配線のＭ線、短絡等の問題が生じた。
そこで、本発明は、上記のような欠点を解決するために
、コンタクト形成の工程でのフォトレジストおよび配Ｉ
ａＦＰＩの間の絶縁膜のエツチングされる割合をほとん
ど同じにすることにより、コンタクトホールの形成と、
フォトレジストが塗布゛された時の平坦性による配線層
の間の絶Ｒ膜の凹凸をすくな（する（平坦化する）こと
をｒ：４ 時に行ない簡略化された工程で半導体装置の
微細カリニを行なうことを目的とする。
、コンタクト形成の工程でのフォトレジストおよび配Ｉ
ａＦＰＩの間の絶縁膜のエツチングされる割合をほとん
ど同じにすることにより、コンタクトホールの形成と、
フォトレジストが塗布゛された時の平坦性による配線層
の間の絶Ｒ膜の凹凸をすくな（する（平坦化する）こと
をｒ：４ 時に行ない簡略化された工程で半導体装置の
微細カリニを行なうことを目的とする。
（問題点を解決するための手段〕
本発明の半ＪｒＪ体装置の製造方法は、ａ）半導体装置
の不純物拡散層または配線層ゐ上に、絶！！膜を形成す
る工程、 １） ）該絶縁股上に、フォトレジストを塗布し、該フ
ォトレジストの一部を除去する工程、Ｃ）プラズマ気体
によるエツチングにより、該フォトレジストと該絶縁膜
を同時に削りながら、絶縁膜の下の不純物拡散層または
配線層と、絶縁膜上に形成される配りａ届との導通をと
るための穴（コンタクトホール）を形成し、かつ、絶縁
膜の凹凸を少なくする工程、 ｄ）残つたフォトレジストを除去し、絶＆ＩＩａの上に
記！ａ届を形成する工程、からなることを特徴とする。
の不純物拡散層または配線層ゐ上に、絶！！膜を形成す
る工程、 １） ）該絶縁股上に、フォトレジストを塗布し、該フ
ォトレジストの一部を除去する工程、Ｃ）プラズマ気体
によるエツチングにより、該フォトレジストと該絶縁膜
を同時に削りながら、絶縁膜の下の不純物拡散層または
配線層と、絶縁膜上に形成される配りａ届との導通をと
るための穴（コンタクトホール）を形成し、かつ、絶縁
膜の凹凸を少なくする工程、 ｄ）残つたフォトレジストを除去し、絶＆ＩＩａの上に
記！ａ届を形成する工程、からなることを特徴とする。
以下に本発明の実施例を記す。
第１Ｉ！ｉ０λ）のように半導体装置の不純物拡散層１
０１または下層記１１１０２の上に、絶縁膜１０３を形
成する。第１図ｂ）のように７オトレジスト１０４を塗
布する。この時、絶縁膜には、凹凸があるが、フォトレ
ジストは、液体の性質により、凹部には厚く、凸部には
、薄く塗布され、全体として凹凸が少ない！ｌ！Ｂ形伏
をしている。このフォトレジストのコンタクトホールを
形成する部分のフォトレジストを除去する。
０１または下層記１１１０２の上に、絶縁膜１０３を形
成する。第１図ｂ）のように７オトレジスト１０４を塗
布する。この時、絶縁膜には、凹凸があるが、フォトレ
ジストは、液体の性質により、凹部には厚く、凸部には
、薄く塗布され、全体として凹凸が少ない！ｌ！Ｂ形伏
をしている。このフォトレジストのコンタクトホールを
形成する部分のフォトレジストを除去する。
ｍ１図Ｃ）のようにプラズマ気体により、露出した絶＆
１膜とフォトレジストを同時に、はとんど同じ割合でエ
ツチングしてゆ（、やがて、フォトレジストの薄い部分
、ずなわら絶ｌＩｌ膜の凸部のフォトレジストがなくな
り露出した絶縁膜もエツチングされてゆく、この時、絶
縁膜の四部には、まだフォトレジストが残つているため
エツチングされない、最終的には、第１図ｄ）のように
絶縁膜は全体として凹凸がほとんどなくなり、コンタク
トホール１０６が形成される。さらに良いことには、こ
のようにして形成されたコンタクトホールは、フォトレ
ジスト側面がエツチングされる効果による傾斜がついて
おり、微細な配線に訂利である。第１図Ｃ）のように残
ったフォトレジストを除去した後、上層配＄１１０６を
形成する。
１膜とフォトレジストを同時に、はとんど同じ割合でエ
ツチングしてゆ（、やがて、フォトレジストの薄い部分
、ずなわら絶ｌＩｌ膜の凸部のフォトレジストがなくな
り露出した絶縁膜もエツチングされてゆく、この時、絶
縁膜の四部には、まだフォトレジストが残つているため
エツチングされない、最終的には、第１図ｄ）のように
絶縁膜は全体として凹凸がほとんどなくなり、コンタク
トホール１０６が形成される。さらに良いことには、こ
のようにして形成されたコンタクトホールは、フォトレ
ジスト側面がエツチングされる効果による傾斜がついて
おり、微細な配線に訂利である。第１図Ｃ）のように残
ったフォトレジストを除去した後、上層配＄１１０６を
形成する。
以上の製造方法により形成された配線層の間の絶縁膜は
、凹凸が少なくほとんど平１１１なため、１后の配線層
を微細な加工を行なっても、断線や短絡等の問題を起さ
゛ない、また、この方法によって形成されたコンタクト
ホールは、傾斜がついているため、ここでも断線に対し
て強く、さらにコンタクトホールにおける抵抗を低くす
る効果も持つ、とれは、従来技術に比較して而易な製造
方法であり、低コスト化も可能である。また本実施例の
ように加熱工程を一切使用しないので半導体装置の微細
化にもイ「利である。
、凹凸が少なくほとんど平１１１なため、１后の配線層
を微細な加工を行なっても、断線や短絡等の問題を起さ
゛ない、また、この方法によって形成されたコンタクト
ホールは、傾斜がついているため、ここでも断線に対し
て強く、さらにコンタクトホールにおける抵抗を低くす
る効果も持つ、とれは、従来技術に比較して而易な製造
方法であり、低コスト化も可能である。また本実施例の
ように加熱工程を一切使用しないので半導体装置の微細
化にもイ「利である。
本発明の効果は、コンタクトホール形成と、配線層の間
の絶縁膜の形成を同時に行なうことにより、従来技術に
対して工程が簡単であり、製品コストを低（シ、かつ微
細加工できるようになった。
の絶縁膜の形成を同時に行なうことにより、従来技術に
対して工程が簡単であり、製品コストを低（シ、かつ微
細加工できるようになった。
第１図ａ）、〜Ｃ）は、本発明の半導体装置の製造方法
の実施例として断面構造を工程を追、で示した図。 第２図ａ）〜Ｃ）は、従来技術の液伏絶縁殻を塗布する
工程図、第８図ａ）〜ｂ）は、従来技術の高温処理によ
る工程図、第４図ａ）〜ｄ）は、従来技術のエッヂバッ
クによる工程の概略図。 １０１・・・不純物拡散届 ！０２・・・本心配線 】０３・・・絶縁膜 １０４・・・フォトレジスト １０５・・・コンタクトホール １０６・・・１届配線 以 上 出願人 セイコーエプソン株式会社 晃２ 目 ＠３Ｉ刃
の実施例として断面構造を工程を追、で示した図。 第２図ａ）〜Ｃ）は、従来技術の液伏絶縁殻を塗布する
工程図、第８図ａ）〜ｂ）は、従来技術の高温処理によ
る工程図、第４図ａ）〜ｄ）は、従来技術のエッヂバッ
クによる工程の概略図。 １０１・・・不純物拡散届 ！０２・・・本心配線 】０３・・・絶縁膜 １０４・・・フォトレジスト １０５・・・コンタクトホール １０６・・・１届配線 以 上 出願人 セイコーエプソン株式会社 晃２ 目 ＠３Ｉ刃
Claims (1)
- 【特許請求の範囲】 ａ）半導体装置の不純物拡散口または配線層の上に、絶
縁膜を形成する工程、 ｂ）該絶縁膜上に、フォトレジストを塗布し、該フォト
レジストの一部を除去する工程、ｃ）プラズマ気体によ
るエッチングにより、該フォトレジストと該絶縁膜を同
時に削りながら、絶縁膜の下の不純物拡散層または配線
層と、絶縁股上に形成される配線層との導通をとるため
の穴を形成し、かつ、絶縁膜の凹凸を少なくする工程、 ｄ）残ったフォトレジストを除去し、絶縁膜の上に配線
層を形成する工程、からなることを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26816186A JPS63122151A (ja) | 1986-11-11 | 1986-11-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26816186A JPS63122151A (ja) | 1986-11-11 | 1986-11-11 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63122151A true JPS63122151A (ja) | 1988-05-26 |
Family
ID=17454751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26816186A Pending JPS63122151A (ja) | 1986-11-11 | 1986-11-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63122151A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008087430A (ja) * | 2006-10-05 | 2008-04-17 | Nagoya Oil Chem Co Ltd | 内装材の製造方法 |
| US8361912B2 (en) | 2000-06-30 | 2013-01-29 | Owens Corning Intellectual Capital, Llc | Hood, dash, firewall or engine cover liner |
-
1986
- 1986-11-11 JP JP26816186A patent/JPS63122151A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8361912B2 (en) | 2000-06-30 | 2013-01-29 | Owens Corning Intellectual Capital, Llc | Hood, dash, firewall or engine cover liner |
| JP2008087430A (ja) * | 2006-10-05 | 2008-04-17 | Nagoya Oil Chem Co Ltd | 内装材の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
| US4007103A (en) | Planarizing insulative layers by resputtering | |
| JPH05211241A (ja) | ビア構成体及びその製造方法 | |
| JPH04229625A (ja) | 半導体装置の製造方法 | |
| JPS63122151A (ja) | 半導体装置の製造方法 | |
| JP3348327B2 (ja) | 多層配線形成方法および構造 | |
| JPS59158534A (ja) | 半導体装置の製造方法 | |
| JP2000260871A (ja) | 半導体装置の製造方法 | |
| JPH01212439A (ja) | 層間膜の加工法 | |
| KR0140733B1 (ko) | 반도체소자의 미세콘택 형성방법 | |
| WO1984004996A1 (en) | Process for fabricating semiconductor structures | |
| JPS6331121A (ja) | 半導体装置の製造方法 | |
| KR0147648B1 (ko) | 반도체 장치의 층간절연층 평탄화방법 | |
| JPH09153488A (ja) | 半導体素子の絶縁膜構造及びその平坦化方法 | |
| JPS6010751A (ja) | 半導体集積回路装置 | |
| JPS6278853A (ja) | 半導体装置の製造方法 | |
| JP2003023067A (ja) | ビアメタル層の形成方法およびビアメタル層形成基板 | |
| JPS63102340A (ja) | 半導体装置の製造方法 | |
| JPS63102338A (ja) | 半導体装置の製造方法 | |
| JPH04167448A (ja) | 半導体素子の製造方法 | |
| JPH04280455A (ja) | 半導体装置の製造方法 | |
| JPH01130543A (ja) | パターンの平坦化方法 | |
| JPH0527275B2 (ja) | ||
| JPH06140397A (ja) | 多層配線の形成方法 | |
| JPH0418691B2 (ja) |