JPS63124448A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63124448A JPS63124448A JP27148186A JP27148186A JPS63124448A JP S63124448 A JPS63124448 A JP S63124448A JP 27148186 A JP27148186 A JP 27148186A JP 27148186 A JP27148186 A JP 27148186A JP S63124448 A JPS63124448 A JP S63124448A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- window
- psg
- electrode window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要コ
電極配線上に燐ガラス膜、窒化シリコン膜の薄層を被着
し、燐または硼素を含有させたスピンオンガラス膜を塗
布し、更に、加熱溶融する。そうすると、従来より平坦
化されて、且つ、開口する電極窓が精度良く形成される
。
し、燐または硼素を含有させたスピンオンガラス膜を塗
布し、更に、加熱溶融する。そうすると、従来より平坦
化されて、且つ、開口する電極窓が精度良く形成される
。
［産業上の利用分野コ
本発明は半導体装置の製造方法に係り、特に、平坦化絶
縁膜の形成方法に関する。
縁膜の形成方法に関する。
ＩＣ，ＬＳＩなどの半導体装置は高度に集積化されて、
その上面に２層、３層と多層配線が形成される。しかし
、このような多層配線は眉間に絶縁膜を介在させており
、電極配線と絶縁膜を交互に積層すると、各層の凹凸が
激しくなって、電極配線の断線や短絡の事故を起こし易
くなる。そのため、現在、絶縁膜表面の平坦化が行なわ
れている。また、その他、複数の半導体基板を積層した
立体ＩＣ構造も研究されており、そのＩＣ基板の上面に
も平坦化絶縁膜が形成される。
その上面に２層、３層と多層配線が形成される。しかし
、このような多層配線は眉間に絶縁膜を介在させており
、電極配線と絶縁膜を交互に積層すると、各層の凹凸が
激しくなって、電極配線の断線や短絡の事故を起こし易
くなる。そのため、現在、絶縁膜表面の平坦化が行なわ
れている。また、その他、複数の半導体基板を積層した
立体ＩＣ構造も研究されており、そのＩＣ基板の上面に
も平坦化絶縁膜が形成される。
しかし、このような絶縁膜には、窓あけして接続配線を
形成する必要があり、従って、電極の窓開けをも十分に
配慮した形成方法が望ましい。
形成する必要があり、従って、電極の窓開けをも十分に
配慮した形成方法が望ましい。
［従来の技術と発明が解決しようとする問題点」第２図
は従来の平坦化絶縁膜の断面図を示しており、１は半導
体基板１２は多結晶シリコン膜からなる電極（例えば、
ゲート電極）、３は燐ガラス（Ｐ Ｓ Ｇ ； Ｐｈｏ
ｓｐｈｏ ５ｉｌｉｃａｔｅ Ｇｌａｓｓ）膜、４はス
ピンオンガラス（ＳＯＧ）膜、５は電極２からの導出用
配線を形成するために開口した電極窓である。
は従来の平坦化絶縁膜の断面図を示しており、１は半導
体基板１２は多結晶シリコン膜からなる電極（例えば、
ゲート電極）、３は燐ガラス（Ｐ Ｓ Ｇ ； Ｐｈｏ
ｓｐｈｏ ５ｉｌｉｃａｔｅ Ｇｌａｓｓ）膜、４はス
ピンオンガラス（ＳＯＧ）膜、５は電極２からの導出用
配線を形成するために開口した電極窓である。
このように形成するには、まず、電極２上に化学気相成
長（ＣＶＤ）法でＰＳＧＳａＯ２覆し、その上にＳＯＧ
膜４を塗布してベーキングする。
長（ＣＶＤ）法でＰＳＧＳａＯ２覆し、その上にＳＯＧ
膜４を塗布してベーキングする。
ＳＯＧ膜４はベーキング前は液状であるから、表面が平
坦化される。更に、フォトプロセスを用いて所要の電極
窓５を開口する。
坦化される。更に、フォトプロセスを用いて所要の電極
窓５を開口する。
なお、ＳＯＧ膜は有機溶剤（アルコール主成分。
エステル、ケトンなど）にシラノールを溶解した溶液、
または、これを塗布・焼成して形成する５ｔ０２膜の総
称である。
または、これを塗布・焼成して形成する５ｔ０２膜の総
称である。
ところが、このようなＳＯＧ膜４とＰＳＧＳａＯ２なる
絶縁膜に電極窓５を開口すると、図示のように、その電
極窓は逆テーパー状に開口される。
絶縁膜に電極窓５を開口すると、図示のように、その電
極窓は逆テーパー状に開口される。
それは、ＰＳＧＳａＯ２が燐（Ｐ）が含まれていてエツ
チングされ易く、ＳＯＧ膜４は不純物を含有しない５ｉ
０２膜で、エツチングされ難いからである。そのため、
その電極窓５に配線用の導電膜（例えば、アルミニウム
膜）を被着すると、その電極窓５部分で段差のために断
線し易くなると云った問題が起こる。
チングされ易く、ＳＯＧ膜４は不純物を含有しない５ｉ
０２膜で、エツチングされ難いからである。そのため、
その電極窓５に配線用の導電膜（例えば、アルミニウム
膜）を被着すると、その電極窓５部分で段差のために断
線し易くなると云った問題が起こる。
本発明は、このような問題点を解消させる形成方法を提
案するものである。
案するものである。
［問題点を解決するための手段］
その問題は、電極配線上にｐｓｃ膜を被覆し、該ＰＳＧ
膜上に窒化シリコン膜を介して、燐または硼素を含有さ
せたＳＯＧ膜を塗布し、次いで、加熱溶融して平坦化す
る工程が含まれる製造方法によって解決される。
膜上に窒化シリコン膜を介して、燐または硼素を含有さ
せたＳＯＧ膜を塗布し、次いで、加熱溶融して平坦化す
る工程が含まれる製造方法によって解決される。
［作用］
即ち、電極配線上にＰＳＧ膜、窒化シリコン（Ｓｉ３
Ｎ４ ）膜の薄層を被着し、燐または硼素を含有させた
ＳＯＧ膜を塗布・溶融する。そうすると、従来よりも平
坦化されて、且つ、開口した電極窓の形状は良くなる。
Ｎ４ ）膜の薄層を被着し、燐または硼素を含有させた
ＳＯＧ膜を塗布・溶融する。そうすると、従来よりも平
坦化されて、且つ、開口した電極窓の形状は良くなる。
［実施例］
以下、図面を参照して実施例によって詳細に説明する。
第１図（ａｌ〜（Ｑ）は本発明にかかる形成方法の工程
順断面図を示している。
順断面図を示している。
第１図（ａ）：半導体基板１上の多結晶シリコン膜から
なる電極２の上に、ＣＶＤ法でＰＳＧＳａＯ２厚１〜１
．５μｍ）を被覆し、その上に膜厚数百人の薄いＳｉ３
Ｎ４膜１０を同じ（ＣＶＤ法で被着する。、ＣＶＤ法で
被着すると、被覆性（カバーレイジ）が良いから、凹部
や凸部側面にも十分に被着する。
なる電極２の上に、ＣＶＤ法でＰＳＧＳａＯ２厚１〜１
．５μｍ）を被覆し、その上に膜厚数百人の薄いＳｉ３
Ｎ４膜１０を同じ（ＣＶＤ法で被着する。、ＣＶＤ法で
被着すると、被覆性（カバーレイジ）が良いから、凹部
や凸部側面にも十分に被着する。
第１図（ト））：その上に、燐または硼素を含有させた
ＳＯＧ膜１１を平坦化するまで塗布し、更に、約９００
℃でメルト （溶解）して平坦化する。この燐または硼
素の含有は酸化燐（Ｐ２Ｏ３）や酸化硼素（Ｂ２０．）
の形で含、有させ、その含有量はメルト後で約４重量％
程度になるようにする。且つ、ＳＯＧ膜は燐または硼素
を含有するから溶融点が低下して、上記のようなメルト
が可能になる。従って、メルトすると表面が滑らかにな
って一層平坦化される。尚、Ｓｉ３ Ｎ４膜１０はＳＯ
Ｇ膜１１のメルトによって燐または硼素が基板１に拡散
してＩＣ素子の特性に悪影響を与えることがないように
するだめののストッパー膜である。
ＳＯＧ膜１１を平坦化するまで塗布し、更に、約９００
℃でメルト （溶解）して平坦化する。この燐または硼
素の含有は酸化燐（Ｐ２Ｏ３）や酸化硼素（Ｂ２０．）
の形で含、有させ、その含有量はメルト後で約４重量％
程度になるようにする。且つ、ＳＯＧ膜は燐または硼素
を含有するから溶融点が低下して、上記のようなメルト
が可能になる。従って、メルトすると表面が滑らかにな
って一層平坦化される。尚、Ｓｉ３ Ｎ４膜１０はＳＯ
Ｇ膜１１のメルトによって燐または硼素が基板１に拡散
してＩＣ素子の特性に悪影響を与えることがないように
するだめののストッパー膜である。
第１図（Ｃ）：次いで、電極窓を開口するためのレジス
ト膜１２を、フォトプロセスによって形成する。
ト膜１２を、フォトプロセスによって形成する。
第１図（ｄ）：そのレジスト膜１２をマスクにして、Ｃ
Ｆ４＋０２の混合ガスを用いたりアクティブイオンエッ
チ法（ＲＩ Ｅ）によって異方性エツチングして、電極
窓１５を開口する。そうすると、ＰｓＧ膜３とＳＯＧ膜
１１は同様の燐または硼素を含んでいるから、ＳＯＧ膜
１１とＰＳＧＳａＯ２エツチング比がほぼ同一になって
、精度良く開口され、むしろ上方が開いたテーパー形に
形成される。且つ、Ｓｉ３Ｎ４膜１０は薄層のために同
時に除去される。
Ｆ４＋０２の混合ガスを用いたりアクティブイオンエッ
チ法（ＲＩ Ｅ）によって異方性エツチングして、電極
窓１５を開口する。そうすると、ＰｓＧ膜３とＳＯＧ膜
１１は同様の燐または硼素を含んでいるから、ＳＯＧ膜
１１とＰＳＧＳａＯ２エツチング比がほぼ同一になって
、精度良く開口され、むしろ上方が開いたテーパー形に
形成される。且つ、Ｓｉ３Ｎ４膜１０は薄層のために同
時に除去される。
第１図（ｅ）二次いで、レジスト膜１２を除去し、電極
意１５にアルミニウム膜１３をスパッタ法で被着すると
、アルミニウム膜１３は全面が切れのない状態で電極窓
の内部に被着して、断線の恐れの少ない形状になり、配
線の信顧性が向上する。
意１５にアルミニウム膜１３をスパッタ法で被着すると
、アルミニウム膜１３は全面が切れのない状態で電極窓
の内部に被着して、断線の恐れの少ない形状になり、配
線の信顧性が向上する。
且つ、ＳＯＧ膜１１はメルトによって上面が一層平坦化
されており、しかも、メルトによる高温処理はＳＯＧ膜
の中の有機残留物を完全に飛散させる効果があり、−層
高品質な絶縁膜が得られる。
されており、しかも、メルトによる高温処理はＳＯＧ膜
の中の有機残留物を完全に飛散させる効果があり、−層
高品質な絶縁膜が得られる。
［発明の効果］
従って、上記の説明から明らかなように、本発明によれ
ば絶縁膜の表面は一層平坦化され、且つ、断線の心配の
少ない形状の電極配線が形成されて、ＩＣの品質向上に
寄与するものである。
ば絶縁膜の表面は一層平坦化され、且つ、断線の心配の
少ない形状の電極配線が形成されて、ＩＣの品質向上に
寄与するものである。
第１図＋ａｌ〜（ｅｌは本発明にかかる形成方法の工程
順断面図、 第２図は従来の平坦化絶縁膜の断面図である。 図において、 １は半導体基板、 ２は電極、
順断面図、 第２図は従来の平坦化絶縁膜の断面図である。 図において、 １は半導体基板、 ２は電極、
Claims (1)
- 電極配線上に燐ガラス膜を被覆し、該燐ガラス膜上に
窒化シリコン膜を介して、燐または硼素を含有させたス
ピンオンガラス膜を塗布し、次いで、加熱溶融して平坦
化する工程が含まれてなることを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61271481A JPH0744217B2 (ja) | 1986-11-13 | 1986-11-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61271481A JPH0744217B2 (ja) | 1986-11-13 | 1986-11-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63124448A true JPS63124448A (ja) | 1988-05-27 |
| JPH0744217B2 JPH0744217B2 (ja) | 1995-05-15 |
Family
ID=17500643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61271481A Expired - Lifetime JPH0744217B2 (ja) | 1986-11-13 | 1986-11-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0744217B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5812340A (ja) * | 1981-07-16 | 1983-01-24 | Nec Corp | 半導体装置の製造方法 |
| JPS60128642A (ja) * | 1983-12-16 | 1985-07-09 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
-
1986
- 1986-11-13 JP JP61271481A patent/JPH0744217B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5812340A (ja) * | 1981-07-16 | 1983-01-24 | Nec Corp | 半導体装置の製造方法 |
| JPS60128642A (ja) * | 1983-12-16 | 1985-07-09 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0744217B2 (ja) | 1995-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2518435B2 (ja) | 多層配線形成法 | |
| JPH01225326A (ja) | 集積回路のパッシベーション方法 | |
| US5554884A (en) | Multilevel metallization process for use in fabricating microelectronic devices | |
| JPH0744217B2 (ja) | 半導体装置の製造方法 | |
| JP2606315B2 (ja) | 半導体装置の製造方法 | |
| JPS63302537A (ja) | 集積回路の製造方法 | |
| JPH036827A (ja) | 半導体装置の製造方法 | |
| JPH06244286A (ja) | 半導体装置の製造方法 | |
| JPH0419707B2 (ja) | ||
| JPS61112353A (ja) | 多層配線の形成方法 | |
| JPS5966150A (ja) | 半導体装置およびその製造方法 | |
| JPS63262856A (ja) | 半導体装置の製造方法 | |
| JPS5969950A (ja) | 多層配線形成方法 | |
| JPS6059737A (ja) | 半導体装置の製造方法 | |
| JPS61107745A (ja) | 半導体装置の製造方法 | |
| JPS6281732A (ja) | 絶縁膜の平坦化方法 | |
| JPH02100342A (ja) | 半導体装置の製造方法 | |
| JPS5986246A (ja) | 半導体装置の製造方法 | |
| JPH03108337A (ja) | 半導体装置の製造方法 | |
| JPS618954A (ja) | 多層配線の形成方法 | |
| JPS62271453A (ja) | 半導体素子の製造方法 | |
| JPS6134956A (ja) | 配線層の形成方法 | |
| JPH01198031A (ja) | 半導体装置の製造方法 | |
| JPH03159157A (ja) | 半導体装置及びその製造方法 | |
| JPS5898948A (ja) | 半導体装置の製造方法 |