JPS63128954A - サ−マルヘツド基板および製造方法 - Google Patents
サ−マルヘツド基板および製造方法Info
- Publication number
- JPS63128954A JPS63128954A JP27591986A JP27591986A JPS63128954A JP S63128954 A JPS63128954 A JP S63128954A JP 27591986 A JP27591986 A JP 27591986A JP 27591986 A JP27591986 A JP 27591986A JP S63128954 A JPS63128954 A JP S63128954A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode body
- common electrode
- external connection
- plating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 238000007747 plating Methods 0.000 claims abstract description 41
- 239000004020 conductor Substances 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims description 23
- 239000010931 gold Substances 0.000 abstract description 6
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052737 gold Inorganic materials 0.000 abstract description 5
- 239000010409 thin film Substances 0.000 abstract description 4
- 239000011347 resin Substances 0.000 abstract description 3
- 229920005989 resin Polymers 0.000 abstract description 3
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 abstract description 3
- 238000005299 abrasion Methods 0.000 abstract description 2
- 238000010438 heat treatment Methods 0.000 description 15
- 239000010408 film Substances 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical group [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000007730 finishing process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は絶縁基板上に発熱抵抗体や該発熱抵抗体に接続
する配線パターンが膜技術により形成されたサーマルヘ
ッド基板およびその製造方法に関し、特に薄膜導体パタ
ーンを有するサーマルヘッド基板およびその製造方法に
関する。
する配線パターンが膜技術により形成されたサーマルヘ
ッド基板およびその製造方法に関し、特に薄膜導体パタ
ーンを有するサーマルヘッド基板およびその製造方法に
関する。
第７図はこの種のサーマルヘッド基板の従来例の導体配
置を示す部分平面図、第８図は第７図のＡ−Ａ断面矢視
図である。
置を示す部分平面図、第８図は第７図のＡ−Ａ断面矢視
図である。
第７図に示すように発熱抵抗体２１をはさんで−方に共
通電極体２０．が、他方に個別電極体２０２があり１発
熱抵抗体２１に印字用の電力を供給する。
通電極体２０．が、他方に個別電極体２０２があり１発
熱抵抗体２１に印字用の電力を供給する。
共通電極体２０１においてはアルミナセラミック基板ｌ
およびグレーズ層２の上に金や銀等の厚膜２２が形成さ
れ、さらにその上に絶縁体層２３１発熱抵抗体層２４を
介してＡＩ導体配線層２５が形成されて、厚膜２２とＡ
１導体配線層２５とで電流を導通する。外部接続端子２
６においては金の厚膜２２がそのま一圧着接続端子とし
て用いられる。グラウンド端子２７には駆動用ＩＣが搭
載される。
およびグレーズ層２の上に金や銀等の厚膜２２が形成さ
れ、さらにその上に絶縁体層２３１発熱抵抗体層２４を
介してＡＩ導体配線層２５が形成されて、厚膜２２とＡ
１導体配線層２５とで電流を導通する。外部接続端子２
６においては金の厚膜２２がそのま一圧着接続端子とし
て用いられる。グラウンド端子２７には駆動用ＩＣが搭
載される。
上述した従来のサーマルヘッド基板では、印字を行なう
場合１例えばＢ−４サイズ、ドツト密度８ドー２ト／１
ＩＩｌ、１ライン４分割印字方式のときは共通電極体に
最大２０Ａ前後の電流を供給する必要があり、導体抵抗
による電圧降下が問題となる。すなわち、サーマルヘッ
ドの印字位置が電流供給点から離れるほど発熱抵抗体に
印加される電圧が低くなり発熱量がそれだけ減少するた
め印字濃度が薄くなる。このような印字濃度むらを改善
するため従来のサーマルヘッド基板では共通電極体、駆
動用ＩＣグラウンド端子、および外部接続端子に金や銀
等の厚膜が用いられているので、基板そのもののイニシ
ャルコストが高く、また、厚膜上に後工程のエツチング
時に厚膜を保護するための絶縁体層が形成されているの
で、共通電極体と駆動用ＩＣグラウンド端子ではそのま
一〒は厚膜と配線導体−との間の電気の導通が得られず
、別途の手段により厚膜と配線導体層とを接続する必要
があり、さらに経時晶に厚膜が酸化するため信頼性が低
いという欠点がある。
場合１例えばＢ−４サイズ、ドツト密度８ドー２ト／１
ＩＩｌ、１ライン４分割印字方式のときは共通電極体に
最大２０Ａ前後の電流を供給する必要があり、導体抵抗
による電圧降下が問題となる。すなわち、サーマルヘッ
ドの印字位置が電流供給点から離れるほど発熱抵抗体に
印加される電圧が低くなり発熱量がそれだけ減少するた
め印字濃度が薄くなる。このような印字濃度むらを改善
するため従来のサーマルヘッド基板では共通電極体、駆
動用ＩＣグラウンド端子、および外部接続端子に金や銀
等の厚膜が用いられているので、基板そのもののイニシ
ャルコストが高く、また、厚膜上に後工程のエツチング
時に厚膜を保護するための絶縁体層が形成されているの
で、共通電極体と駆動用ＩＣグラウンド端子ではそのま
一〒は厚膜と配線導体−との間の電気の導通が得られず
、別途の手段により厚膜と配線導体層とを接続する必要
があり、さらに経時晶に厚膜が酸化するため信頼性が低
いという欠点がある。
末完…のサーマルヘッド基板は、共通電極体、外部接続
端子、駆動用ＩＣグラウンド端子のそれぞれが、それら
の下側に基板との間に介在する導体配線層の上部゛に密
着するＮｉめっき層と、その上のＣｕめっき層と、その
上のＮｉめっき層とよりなる導電部分を有している。
端子、駆動用ＩＣグラウンド端子のそれぞれが、それら
の下側に基板との間に介在する導体配線層の上部゛に密
着するＮｉめっき層と、その上のＣｕめっき層と、その
上のＮｉめっき層とよりなる導電部分を有している。
また、本発明のサーマルヘッド基板の製造方法は、共通
電極体、外部接続端子、駆動用ＩＣグラウンド端子のそ
れぞれを、それらの下側に基板との間に介在する導体配
線層の上部にＮｉ層をめっきし、その上にＣｕ層を、さ
らにその上に旧暦をそれぞれめっきして形成する工程を
有している。
電極体、外部接続端子、駆動用ＩＣグラウンド端子のそ
れぞれを、それらの下側に基板との間に介在する導体配
線層の上部にＮｉ層をめっきし、その上にＣｕ層を、さ
らにその上に旧暦をそれぞれめっきして形成する工程を
有している。
このようにして製造された・サーマルヘッドは、共通電
極体、外部接続端子、駆動用ＩＣグラウンド端子の導体
抵抗値が小さいため、動作中、大電流が流れてもその印
字位置による発熱抵抗体への印加電圧の差が十分に小さ
く、したがって印字濃度むらを改善できる。
極体、外部接続端子、駆動用ＩＣグラウンド端子の導体
抵抗値が小さいため、動作中、大電流が流れてもその印
字位置による発熱抵抗体への印加電圧の差が十分に小さ
く、したがって印字濃度むらを改善できる。
本発明の実施例を図面を参照して説明する。
第１図は本発明のサーマルヘッド基板の一実施例の断面
図、第２図ないし第５図は第１図のサーマルヘッド基板
の製造方法の一実施例を工程順に説明するための仕掛基
板断面図、第６図は他の工程順による製造方法実施例を
説明するための仕掛基板断面図である。
図、第２図ないし第５図は第１図のサーマルヘッド基板
の製造方法の一実施例を工程順に説明するための仕掛基
板断面図、第６図は他の工程順による製造方法実施例を
説明するための仕掛基板断面図である。
最初に第２図ないし第５図について製造工程を工程順に
説明する。
説明する。
（１）下地処理、および発熱抵抗体層４およびＡ１導体
配線層５の成膜工程（第２図） アルミナセラミック基板１上のグレーズ層２をエツチン
グ工程のとき保護するための絶縁薄膜層（Ｔａ２０５層
）５３を約３００ＯＡ厚にスパッタリング法により成膜
し、その上に発熱抵抗体層４、およびＡＩまたは数％の
不純物を含むＡＩよりなるＡＩ導体配線層５を同様にス
パッタリング法により約１−厚に成膜する。
配線層５の成膜工程（第２図） アルミナセラミック基板１上のグレーズ層２をエツチン
グ工程のとき保護するための絶縁薄膜層（Ｔａ２０５層
）５３を約３００ＯＡ厚にスパッタリング法により成膜
し、その上に発熱抵抗体層４、およびＡＩまたは数％の
不純物を含むＡＩよりなるＡＩ導体配線層５を同様にス
パッタリング法により約１−厚に成膜する。
（２）導体配線パターン形成工程Ａ（第３図）ＡＩ導体
配線層５に対し、公知のホトレジスト処理技術によりリ
ン酸系のエッチャントを用いてエツチングを施し、続い
て発熱抵抗体層４に同様にフッ酸・硝酸系のエッチャン
トを用いてエツチングを施して配線パターンを形成する
。
配線層５に対し、公知のホトレジスト処理技術によりリ
ン酸系のエッチャントを用いてエツチングを施し、続い
て発熱抵抗体層４に同様にフッ酸・硝酸系のエッチャン
トを用いてエツチングを施して配線パターンを形成する
。
（３）導体パターン形成工程Ｂ（第４図）同様のホトレ
ジスト処理技術により発熱抵抗体部分のＡＩ導体配線層
５を除去して発熱抵抗体６を形成する。
ジスト処理技術により発熱抵抗体部分のＡＩ導体配線層
５を除去して発熱抵抗体６を形成する。
（０電極体形成工程（第５図）
共通電極体７となるべき部分、グラウンド端子部分およ
び外部接続端子となるべき部分８を除く部分をホトレジ
スト等でマスキングし、マスキングした以外の場所のＡ
１導体配線層５上に公知の亜鉛置換法を利用した無電解
めっき法により約１０００〜２００ＯＡ厚の第１のＮ’
ｒめっき層９を形成する０次に、その上に電解めっき法
により約２０Ｑ厚のＣｕめっき層ｌＯを形成し、さらに
その上に約１０００〜２００ＯＡ厚の第２のＮｉめっき
層１１を形成する。なお、ＡＩ導体配線層５とＣｕめっ
き層１０の中間層として第１のＮｉめっき層９を施すこ
とによりＡ１とＣｕの拡散による接触抵抗の上昇を抑え
ることができ、Ｃｕめっき層１０の上に第２の旧めっき
層１１を施すことによりＣｕの酸化を防止することがで
きる。もし、外部接続端子１２の端子接続方法が半田付
の場合はこの状態で適した構成となり得るが、圧着接続
等の場合は耐食性が劣るため、第２の旧めっき層１１の
上に電解めっき法によりＡｕめっき層を形成すれば圧着
に適した構造とすることができる。
び外部接続端子となるべき部分８を除く部分をホトレジ
スト等でマスキングし、マスキングした以外の場所のＡ
１導体配線層５上に公知の亜鉛置換法を利用した無電解
めっき法により約１０００〜２００ＯＡ厚の第１のＮ’
ｒめっき層９を形成する０次に、その上に電解めっき法
により約２０Ｑ厚のＣｕめっき層ｌＯを形成し、さらに
その上に約１０００〜２００ＯＡ厚の第２のＮｉめっき
層１１を形成する。なお、ＡＩ導体配線層５とＣｕめっ
き層１０の中間層として第１のＮｉめっき層９を施すこ
とによりＡ１とＣｕの拡散による接触抵抗の上昇を抑え
ることができ、Ｃｕめっき層１０の上に第２の旧めっき
層１１を施すことによりＣｕの酸化を防止することがで
きる。もし、外部接続端子１２の端子接続方法が半田付
の場合はこの状態で適した構成となり得るが、圧着接続
等の場合は耐食性が劣るため、第２の旧めっき層１１の
上に電解めっき法によりＡｕめっき層を形成すれば圧着
に適した構造とすることができる。
（５）仕上工程（第１図）
以り説明した工程の最後に、第１図に示すように、この
後発熱抵抗体６を耐摩耗層１３でカバーし、ＩＣＢ載の
ためのポンディング部分と外部接続端子１２を除いた部
分を絶縁樹脂１４でコーティングすれば所望のサーマル
ヘッド基板が出来上がる。
後発熱抵抗体６を耐摩耗層１３でカバーし、ＩＣＢ載の
ためのポンディング部分と外部接続端子１２を除いた部
分を絶縁樹脂１４でコーティングすれば所望のサーマル
ヘッド基板が出来上がる。
次に、第６図を参照して製造方法の他の実施例 ）を
説明する。
説明する。
上述した工程（１）（第２図）の次に、共通電極体７、
グラウンド端子および外部接続端子部分８以外の部分を
ホトレジスト等でマスキングし、マスキングした以外の
場所に第１のＮｉめつき層９、Ｃｕめっき層１０．第２
のＮｉめっき層１１を形成して第６図に示す構成とする
０次に、工程（２）、（３）を実施し導体パターンを形
成することにより、前実施例の製造工程による場合と同
一のサーマルヘッド基板を得ることができる。前実施例
の工程では、電解めっきすべき部分が個々に電気的に接
続していないため、 Ｃｕめっき層１０をめっきすると
き、個々の部分を相互接続してめっき終了後に切断する
か、または個々の部分をそれぞれめっきする等の処置を
必要とするのに対し、後述した他の実施例では導体パタ
ーンを形成する前にめっきするので、めっきする部分は
すべて導通しているため電解めっきが簡単に行なえると
いう利点がある。
グラウンド端子および外部接続端子部分８以外の部分を
ホトレジスト等でマスキングし、マスキングした以外の
場所に第１のＮｉめつき層９、Ｃｕめっき層１０．第２
のＮｉめっき層１１を形成して第６図に示す構成とする
０次に、工程（２）、（３）を実施し導体パターンを形
成することにより、前実施例の製造工程による場合と同
一のサーマルヘッド基板を得ることができる。前実施例
の工程では、電解めっきすべき部分が個々に電気的に接
続していないため、 Ｃｕめっき層１０をめっきすると
き、個々の部分を相互接続してめっき終了後に切断する
か、または個々の部分をそれぞれめっきする等の処置を
必要とするのに対し、後述した他の実施例では導体パタ
ーンを形成する前にめっきするので、めっきする部分は
すべて導通しているため電解めっきが簡単に行なえると
いう利点がある。
次に、上述した製造方法の２つの実施例のいずれかによ
り製造された本発明のサーマルヘッド基板の一実施例を
第１図を参照して説明する。
り製造された本発明のサーマルヘッド基板の一実施例を
第１図を参照して説明する。
本実施例は上述した製造方法より明らかなように、共通
電極体７とグラウンド端子および外部接続端子部分８を
、アルミナセラミック基板１およびグレーズ層２の上に
形成された絶縁性薄膜層（Ｔａ２０５層）３、発熱抵抗
体層４、およびＡＩ導体配線層５よりなる多層構成の基
層の上に、第１の旧めっき層９とＣｕめっき層１０と第
２の旧めっき層１１を順次めっきすることにより、それ
ぞれ形成したものである。外部接続端子１２を圧着端子
とするときは、さらに金めつきが施される。なお、発熱
抵抗体は耐摩耗層１３で、また駆動用ＩＣ搭載のだ・め
のポンディング部分と外部接続端子１２を除く部分は絶
縁相１８１４で、それぞれ保護されている。このように
形成されたＣｕめっき層ｌＯは約２０−の厚みを有して
いるため、サーマルヘッド動作時に大電流が流れても回
路抵抗差に基づく電圧降下差が小さくて、印字濃度むら
を防止することができる。
電極体７とグラウンド端子および外部接続端子部分８を
、アルミナセラミック基板１およびグレーズ層２の上に
形成された絶縁性薄膜層（Ｔａ２０５層）３、発熱抵抗
体層４、およびＡＩ導体配線層５よりなる多層構成の基
層の上に、第１の旧めっき層９とＣｕめっき層１０と第
２の旧めっき層１１を順次めっきすることにより、それ
ぞれ形成したものである。外部接続端子１２を圧着端子
とするときは、さらに金めつきが施される。なお、発熱
抵抗体は耐摩耗層１３で、また駆動用ＩＣ搭載のだ・め
のポンディング部分と外部接続端子１２を除く部分は絶
縁相１８１４で、それぞれ保護されている。このように
形成されたＣｕめっき層ｌＯは約２０−の厚みを有して
いるため、サーマルヘッド動作時に大電流が流れても回
路抵抗差に基づく電圧降下差が小さくて、印字濃度むら
を防止することができる。
以上説明したように本発明は、共通電極体、外部接続端
子、駆動用ＩＣグラウンド端子のそれぞれを、それらの
下側に基板との間に介在する導体配線層の上部に密着す
る旧めっき層と、その上のＣｕめっき層と、その上のＮ
ｉめっき層とよりなる導電体として形成することにより
、それらの導体抵抗値が小さいため、動作中、大電流が
流れてもその印字位置による発熱抵抗体への印加電圧の
差が十分に小さく、したがっそ印字濃度むらが改善され
るという効果がある。
子、駆動用ＩＣグラウンド端子のそれぞれを、それらの
下側に基板との間に介在する導体配線層の上部に密着す
る旧めっき層と、その上のＣｕめっき層と、その上のＮ
ｉめっき層とよりなる導電体として形成することにより
、それらの導体抵抗値が小さいため、動作中、大電流が
流れてもその印字位置による発熱抵抗体への印加電圧の
差が十分に小さく、したがっそ印字濃度むらが改善され
るという効果がある。
第１図は本発明のサーマルヘッド基板の一実施例の断面
図、第２図ないし第５図は第１図のサーマルヘッド基板
の製造方法の一実施例を工程順に説明するための仕掛基
板断面図、第６図は他の製造方法の実施例を説明するた
めの仕掛基板断面図、第７図はサーマルヘッド基板の従
来例の導体配置を示す部分平面図、第８図は第７図のＡ
−Ａ断面矢視図である。 ｌ・・・アルミナセラミック基板。 ′ ２・・・グレーズ層、 ３・・・絶縁１ｉｌｌｉ層（Ｔａ２０ｓ Ｆ）、４・・
・発熱抵抗体層、 ５・・・ＡＩ導体配線層、６・・
・発熱抵抗体、 ７・・・共通電極体、８・・・グ
ランド端子′および外部接続端子となるべき部分、 ９・・・第１のＮｉめっき層、１０・・・Ｃｕめっき層
、１１・・・第２のＮｉめっき層、１２・・・外部接続
端子、１３・・・耐摩耗層、 １４・・・絶縁樹
脂。 第１図 第２図 第３図 第４図 第５図 第６図 Ａ 、 第７図 第８図 □
図、第２図ないし第５図は第１図のサーマルヘッド基板
の製造方法の一実施例を工程順に説明するための仕掛基
板断面図、第６図は他の製造方法の実施例を説明するた
めの仕掛基板断面図、第７図はサーマルヘッド基板の従
来例の導体配置を示す部分平面図、第８図は第７図のＡ
−Ａ断面矢視図である。 ｌ・・・アルミナセラミック基板。 ′ ２・・・グレーズ層、 ３・・・絶縁１ｉｌｌｉ層（Ｔａ２０ｓ Ｆ）、４・・
・発熱抵抗体層、 ５・・・ＡＩ導体配線層、６・・
・発熱抵抗体、 ７・・・共通電極体、８・・・グ
ランド端子′および外部接続端子となるべき部分、 ９・・・第１のＮｉめっき層、１０・・・Ｃｕめっき層
、１１・・・第２のＮｉめっき層、１２・・・外部接続
端子、１３・・・耐摩耗層、 １４・・・絶縁樹
脂。 第１図 第２図 第３図 第４図 第５図 第６図 Ａ 、 第７図 第８図 □
Claims (1)
- 【特許請求の範囲】 １、絶縁基板上に形成された発熱抵抗体列の各発熱抵抗
体に通電するための電極体の一方が共通に接続された共
通電極体と、共通電極体に対向し外部信号回路に接続可
能な外部接続端子と、駆動用ＩＣを搭載するためのグラ
ウンド端子を有するサーマルヘッド基板において、 前記共通電極体、外部接続端子、駆動用ＩＣグラウンド
端子のそれぞれが、それらの下側に基板との間に介在す
る導体配線層の上部に密着するＮｉめっき層と、その上
のＣｕめっき層と、その上のＮｉめっき層とよりなる導
電部分を有することを特徴とするサーマルヘッド基板。 ２、絶縁基板上に形成された発熱抵抗体列の各発熱抵抗
体に通電するための電極体の一方が共通に接続された共
通電極体と、共通電極体に対向し外部信号回路に接続可
能な外部接続端子と、駆動用ＩＣを搭載するためのグラ
ウンド端子を有するサーマルヘッド基板の製造方法にお
いて、 前記共通電極体、外部接続端子、駆動用ＩＣグラウンド
端子のそれぞれを、それらの下側に基板との間に介在す
る導体配線層の上部にＮｉ層をめっきし、その上にＣｕ
層を、さらにその上にＮｉ層をそれぞれめっきして形成
する工程を有することを特徴とするサーマルヘッド基板
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27591986A JPS63128954A (ja) | 1986-11-18 | 1986-11-18 | サ−マルヘツド基板および製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27591986A JPS63128954A (ja) | 1986-11-18 | 1986-11-18 | サ−マルヘツド基板および製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63128954A true JPS63128954A (ja) | 1988-06-01 |
Family
ID=17562251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27591986A Pending JPS63128954A (ja) | 1986-11-18 | 1986-11-18 | サ−マルヘツド基板および製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63128954A (ja) |
-
1986
- 1986-11-18 JP JP27591986A patent/JPS63128954A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4446355A (en) | Crossover construction of thermal-head and method of manufacturing same | |
| JP2554358B2 (ja) | 配線基板及び配線基板の製造方法 | |
| JPS63128954A (ja) | サ−マルヘツド基板および製造方法 | |
| JPS5851830B2 (ja) | サ−マルヘツド | |
| JPS63268663A (ja) | サーマルヘッド基板および製造方法 | |
| JPH0238061A (ja) | サーマルプリントヘッド基板 | |
| US4990935A (en) | Thermal head | |
| JP2759730B2 (ja) | 印刷回路基板 | |
| JP3557762B2 (ja) | 多連チップ抵抗器およびそれを実装する実装基板 | |
| JPH05229160A (ja) | サーマルヘッド | |
| JPS6347164A (ja) | サ−マルプリントヘツド基板とその製造方法 | |
| JPS6394861A (ja) | サ−マルヘツド及びその製造方法 | |
| JP3323140B2 (ja) | チップ抵抗器 | |
| JPS6161988B2 (ja) | ||
| JPH02179765A (ja) | サーマルヘッド基板 | |
| JP2003234201A (ja) | 抵抗器およびその製造方法 | |
| JP3180980B2 (ja) | サーマルヘッドの製造方法 | |
| JPH01275068A (ja) | サーマルヘッド基板 | |
| JPH06340104A (ja) | サーマルヘッド | |
| JPS592865A (ja) | ドライバ搭載型サ−マルヘツド | |
| JPS6230115B2 (ja) | ||
| JPH0230554A (ja) | サーマルヘッド及びその製造方法 | |
| JPS58158273A (ja) | サ−マルヘツド | |
| JPS61295050A (ja) | 通電転写記録用ヘツドの製造方法 | |
| JPH029190A (ja) | 抵抗体付セラミック回路板の製造方法 |