JPS63148492A - リフレツシユ制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術（第４図、第５図） 発明が解決しようとする問題点 問題点を解決するための手段（第１図）作用 実施例（第２図、第３図） 発明の効果 〔概要〕 複数のメモリ・ブロックから構成されるダイナミック・
メモリをリフレッシュ制御するに際し、各メモリ・ブロ
ックに対し、リフレッシュ信号を直列に供給することに
より、ダイナミック・メモリのリフレッシュに要するピ
ーク電流を低い値にすること。

〔産業上の利用分野〕

この発明は、ダイナミック・メモリを使用したメモリ・
システムのリフレッシュ制御方式に係り、特に複数のブ
ロックに分割されるダイナミック・メモリのピーク電流
を小さくしてリフレッシュ可能にしたものである。

電子計算機の高性能化に代表されるように、電子装置の
高性能化に併い、具備されるメモリのサイズが大きくな
ってきている。ダイナミック・メモリは大容量であるが
比較的安価であり、このような要求に良く合致する。し
かし、ダイナミック・メモリは、使用に際して周知のよ
うに一定時間毎にリフレッシュが必要であり、メモリ・
サイズの大型化に併い、リフレッシュのために必要とす
る電流が大きくなっており、この点の改良がまたれてい
る。

〔従来の技術〕

第４図は、従来のダイナミック・メモリのリフレッシュ
制御方式を説明するための図である。図において、４０
はＣＰＵ等を含む制御部でり、バス４９を介して複数の
ブロックに分けられたメモＵ　４１．４２・・−１及び
ディスク制御装置４５、回線制御部４６等の各種アダプ
タが接続されている。

そして、各メモリ・ブロック４１．４２・・・・・には
、リフレッシュ要求線４８により所定時間毎にリフレッ
シュ要求信号が供給され、各メモリ・ブロック４１．４
２−が同時にリフレッシュされていた。

第５図は、このようなシステムにおける全消費電力を表
したものである。第５図から明らかなように、ｔ、　Ｓ
ｊ！のメモリ・リフレッシュ時に各メモリ・ブロックを
リフレッシュするに必要な電力の合計値Ｐ”を含む消費
電力の最大値Ｐ２をとることがわかる。

〔発明が解決しようとする問題点〕

上述のような従来例において、メモリの容量が増えてそ
のブロックの数が増大すると、メモリ・リフレッシュに
併なう消費電力が大きくなり、そのため電源容量を大き
くする必要が生じ、システム全体のコストを上げてしま
うという問題点を生じている。

この発明は、このような点に鑑みてなされたものであり
、ダイナミック・メモリのリフレッシュに必要とされる
電流を比較的低い値に抑えることができるダイナミック
・メモリのリフレッシュ制御方式を提供すことを目的と
する。

〔問題点を解決するための手段〕

第１図は、この発明の原理を示すためのブロック図であ
る。

図において、１０はＣＰＵ等を含む制御部であり、バス
１５を介して複数個のメモリ・ブロック１．２−・・−
ｎが接続され、また、その外、ディスク制御部、回線制
御部等の各種アダプタ１７が接続されている。制御部１
０からのメモリ・リフレッシュ要求信号は、リフレッシ
ュ要求信号ｍ１６を介して、まずメモリ・ブロック１に
入力され、メモリ・ブロック１をリフレッシュする。メ
モリ・ブロック１では、リフレッシュ終了後火のメモリ
・ブロック２に対し、リフレッシュ要求信号を出力する
。メモリ・ブロック２は、このリフレッシュ要求信号を
受けてメモリ・ブロック２をリフレッシュする。このよ
うにして以下、順次メモリ・ブロック３．４−とリフレ
ッシュすることになる。

〔作用〕

以上述べたように、この発明では、メモリを複数のブロ
ックに分け、各ブロックを時間をずらせて順次リフレッ
シュしているため、リフレッシュに要求される電流は時
間的に分散される形となり、電源として、小容量のもの
ですむことになる。

〔実施例〕

以下、第２図、第３図を用いて、こ発明の一実施例を説
明する。第２図は、第１図に示した発明の原理図のうち
、特にメモリ！ブロック部分を詳細に示したものであり
、第１図と同じ部分については、同じ番号を付与しであ
る。

ＣＰＵ等を含む、制御部１０には、バス１５を介して、
複数のメモリ・ブロック１．２が接続されており、各メ
モリ・ブロックには、リフレッシュ要求信号線１６が直
列的に接続されている。

各メモリ・ブロック１．２内には、競合制御部１３．２
３、バス制御部１１．２１、リフレッシュ制御部１２．
２２が設けられており、前記バス１５、リフレッシュ要
求信号線１６はまず、競合制御部１３．２３に入力され
ている。また、バス制御部１１．２１、リフレッシュ制
御部１２．２２、競合制御部１３．２３にはブロックＣ
ＬＫが入力されており、このブロックに同期して各部が
動作する。

制御部１０内には、リフレッシュ・カウンタ１４が設け
られ、リフレッシュ要求信号の発生を制御する。

各メモリ・ブロック内の競合制御部１３．２３は、バス
１５からのバスアクセスと、リフレッシュ要求線１６か
らのリフレッシュ要求信号とが同時に入力された場合の
競合判定を行うもので、通常、バスアクセスの方を優先
する。

なお、説明の都合上、リフレッシュ要求信号線１６をバ
ス１５と別個のものとして扱っているが、通常は、リフ
レッシュ要求信号線１６を含めてバスを構成していても
良いことはいうまでもない。

以下、動作を説明する。

制御部１０でリフレッシュ要求が発生すると、このリフ
レッシュ要求信号は、まず、メモリ・ブロック１の競合
制御部１３に入力される。

ここで、リフレッシュ要求とバス１５のバスアクセスと
の競合判定が行われ、バスアクセスがなくリフレッシュ
要求がとおると、リフレッシュ制御部１２は、メモリ・
ブロック１をリフレッシュする。このリフレッシュ制御
部１２は、さらに、メモリ・ブロック１のリフレッシュ
処理を終了後、次のメモリ・ブロック２に対し、リフレ
ッシュ要求信号を出力する。

メモリ・ブロック２は、メモリ・ブロック１からのリフ
レッシュ要求信号を受け、メモリ・ブロック１と同様に
動作して、メモリ・ブロック２をリフレッシュする。以
後の動作は、メモリ・ブロック１と同様であり、メモリ
・ブロック２のリフレッシュ終了後、次のメモリ・ブロ
ックに対し、リフレッシュ要求信号を出力する。

以下、順次メモリ・ブロックをリフレッシュすることに
なる。

第３図は、この動作に併う、消費電力の様子を示すもの
であるａ　ｔ、において、リフレッシュ要求が出される
とまず、メモリ・ブロック１のみをリフレッシュするに
必要な電力Ｐ′を含む電力Ｐ１が消費される。メモリ・
ブロック１のリフレッシュが終了すると、今度は、ｔ２
において、メモリ・ブロック２のリフレッシュがスター
トする。

この時の消費電力も、前述のメモリ・ブロック１のリフ
レッシュ時と同じ、ＰＩであることがわかる。以下順次
メモリ・ブロックのリフレッシュが行われる。

さらに、メモリ・ブロック１の再度のリフレッシュが必
要となる時点ｔ４になると、制御部１０から再度リフレ
ッシュ要求信号が出され、前述の動作をくり返すことに
なる。

図からも明らかなように、全消費電力Ｐ＋　は、１つの
メモリ・ブロックのリフレッシュに必要な消費電力Ｐ′
のみが加えられた量であり、第５図の全てのメモリ・ブ
ロックのリフレッシュに必要な消費電力Ｐ　”が加算さ
れたＰ２より少ない。

なお、前記の如く、リフレッシュ要求信号をある時限を
おいて出力するため、リフレッシュ制御部１２．２２に
は限時回路が設けられている。

〔発明の効果〕

以上述べたとおり、この発明によれば、メモリのリフレ
ッシュに必要とされる電力が、分散された形となるため
、必要とする電流のピーク値が低くおさえられることと
なり、必要とする電源が小容量のものですむ。従って、
全体のコストを低くおさえることができる。

【図面の簡単な説明】

第１図は、この発明の原理図であり、 第２図は、この発明の実施例を示す図であり、第３図は
、この発明のりフレッシュ消費電力特性図であり、 第４図は、従来例を示す図であり、 第５図は、従来例のリフレッシュ消費電力特性図である
。 １．２・・・ｎ−・・−°−・メモリ・ブロック１０・
・・・・・−・制御部、 １１．２１・・−・・−・バス制御部、１２．２２・・
・・・・・・リフレッシュ制御部、１３．２３・・・・
・・・・競合制御部、１４・・・・・・−リフレッシュ
・カウンタ、１５−・・・・・・・バス、 １６・・・・・・−リフレッシュ要求信号線。

Claims (1)

1. 【特許請求の範囲】 ダイナミック・メモリを使用したメモリ・システムにお
   いて、 ダイナミック・メモリを複数のメモリ・ブロック（１、
   ２・・・・・ｎ）に分けるとともに、各メモリ・ブロッ
   ク（１、２・・・・・ｎ）を直列に接続するメモリ・リ
   フレッシュ要求信号線（１６）を設け、 メモリ・リフレッシュ要求信号を各メモリ・ブロックに
   直列に経由するように供給し、各メモリ・ブロックを順
   次リフレッシュするようにしたことを特徴とするリフレ
   ッシュ制御方式。