JPS63205694A - イメ−ジ縮小回転回路 - Google Patents
イメ−ジ縮小回転回路Info
- Publication number
- JPS63205694A JPS63205694A JP62036895A JP3689587A JPS63205694A JP S63205694 A JPS63205694 A JP S63205694A JP 62036895 A JP62036895 A JP 62036895A JP 3689587 A JP3689587 A JP 3689587A JP S63205694 A JPS63205694 A JP S63205694A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- image
- shift
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/60—Rotation of whole images or parts thereof
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、原イメージ情報に対し、９０°、１８０°。
２７００回転した縮小イメージ情報を作成するイメージ
縮小回転回路に関する。特に９本発明は。
縮小回転回路に関する。特に９本発明は。
イメージ情報を格納するメモリ上のイメージデータを縮
小して回転し外部に転送する時、走査方向に縮小回転イ
メージデータを作成し、転送するイメージ縮小回転回路
に関する。
小して回転し外部に転送する時、走査方向に縮小回転イ
メージデータを作成し、転送するイメージ縮小回転回路
に関する。
（従来の技術）
従来、イメージ情報等の二次元情報を縮小回転処理する
際には、まずイメージ処理のためのワークエリアとして
イメージと同じ大きさのメモリ領域を確保し、プロセッ
サを使ってメモリ上で演算を行いイメージデータの縮小
を行う。
際には、まずイメージ処理のためのワークエリアとして
イメージと同じ大きさのメモリ領域を確保し、プロセッ
サを使ってメモリ上で演算を行いイメージデータの縮小
を行う。
その後、格子状に配置したシフトレジスタだよってイメ
ージデータを回転し９回転したイメージデータを、前記
確保したメモリ領域に格納する。その後、走査方向に縮
小回転したデータを読みだし転送していた。（イメージ
情報を９０？１８０°、２７０°回転する回路は２例え
ば、特願昭５７−４１８７９号明細書に開示されている
。）（発明が解決しようとする問題点） この様なイメージ縮小回転回路では、イメージ情報の様
な大量のデータを取り扱う場合、処理するイメージと同
じ大きさのメモリ領域をイメージ処理のためのワークエ
リアとして必要とする。このため、処理するイメージが
大きくなると膨大なメモリ領域をもつメモリを必要とす
る。
ージデータを回転し９回転したイメージデータを、前記
確保したメモリ領域に格納する。その後、走査方向に縮
小回転したデータを読みだし転送していた。（イメージ
情報を９０？１８０°、２７０°回転する回路は２例え
ば、特願昭５７−４１８７９号明細書に開示されている
。）（発明が解決しようとする問題点） この様なイメージ縮小回転回路では、イメージ情報の様
な大量のデータを取り扱う場合、処理するイメージと同
じ大きさのメモリ領域をイメージ処理のためのワークエ
リアとして必要とする。このため、処理するイメージが
大きくなると膨大なメモリ領域をもつメモリを必要とす
る。
また、一度に処理するデータ長が長くなると。
イメージデータを回転する格子状に配置したシフトレジ
スタの数が増加する。
スタの数が増加する。
このように、上記イメージ縮小回転回路は。
取り扱うイメージ情報が大きくなるに従い回路規模が大
きくなる欠点がある。
きくなる欠点がある。
本発明の目的は、上記欠点を除去し、小回路規模で大き
なイメージ情報を処理できるイメージ縮小回転回路を提
供することにある。
なイメージ情報を処理できるイメージ縮小回転回路を提
供することにある。
以下ｆｐ−日
（問題点を解決するための手段）
本発明によるイメージ縮小回転回路は、縮小比によって
入力データを縮小し１回転する角度によって縮小データ
のビット列の並びを変える入力データ変換回路と、ビッ
ト列が変換されたデータの分割データを同時にシフトす
る複数のシフトレジスタからなる複数のデータシフト回
路と、該複数のデータシフト回路によって回転したデー
タをそれぞれ一時記憶する複数のＲＡＭ群と、前記入力
データ変換回路の出力、あるいは前記複数のＲＡＭ群に
記憶されたデータを読みだし、走査方向の回転イメージ
データとして転送するためデータ形成をする出力データ
変換回路と、ＲＡＭ群のアドレスを作成するアドレス発
生回路と、前記回路の各々を制御するタイミングを作成
するタイミング発生回路を有する。
入力データを縮小し１回転する角度によって縮小データ
のビット列の並びを変える入力データ変換回路と、ビッ
ト列が変換されたデータの分割データを同時にシフトす
る複数のシフトレジスタからなる複数のデータシフト回
路と、該複数のデータシフト回路によって回転したデー
タをそれぞれ一時記憶する複数のＲＡＭ群と、前記入力
データ変換回路の出力、あるいは前記複数のＲＡＭ群に
記憶されたデータを読みだし、走査方向の回転イメージ
データとして転送するためデータ形成をする出力データ
変換回路と、ＲＡＭ群のアドレスを作成するアドレス発
生回路と、前記回路の各々を制御するタイミングを作成
するタイミング発生回路を有する。
（実施例）
つぎに１本発明の実施例について図面を参照して説明す
る。
る。
第１図を参照すると１本発明の一実施例によるイメージ
縮小回転回路は、入力データ１を縮小比情報ムに従って
縮小し１回転角情報６に従って９０°、 １８０’、又
は２７００回転して出力データｎとして出力するもので
ある。このイメージ縮小回転回路を、原イメージを７２
倍縮小し左忙９０°回転する場合を例にとって説明する
。
縮小回転回路は、入力データ１を縮小比情報ムに従って
縮小し１回転角情報６に従って９０°、 １８０’、又
は２７００回転して出力データｎとして出力するもので
ある。このイメージ縮小回転回路を、原イメージを７２
倍縮小し左忙９０°回転する場合を例にとって説明する
。
第２図（、）に示す入力データ１は、第１図に示す入力
データ縮小回路２と入力データマルチプレクサ４から構
成される入力データ変換回路１００によって、縮小デー
タに変換され、データシフト回路５及び６の入力データ
（第２図（Ｃ）あるいは第３図（ａ））となる。
データ縮小回路２と入力データマルチプレクサ４から構
成される入力データ変換回路１００によって、縮小デー
タに変換され、データシフト回路５及び６の入力データ
（第２図（Ｃ）あるいは第３図（ａ））となる。
この際、走査方向の縮小処理は、入力データ縮小回路２
によって間引き等により行われる。
によって間引き等により行われる。
縮小比情報２４により入力データ１０間引き位置が選択
され、入力データｌは縮小イメージデータ３に変換され
る。第２図（ｂ）に示す様に、７２倍縮小を行う場合１
間引き処理は１ドツトおきに行われる。
され、入力データｌは縮小イメージデータ３に変換され
る。第２図（ｂ）に示す様に、７２倍縮小を行う場合１
間引き処理は１ドツトおきに行われる。
また、副走査方向の縮小処理は、タイミング発生回路加
により走査ライン数がカウントされ。
により走査ライン数がカウントされ。
縮小比情報詞により選択された間引きするラインを第１
及び第２のデータシフト回路５及び６に取り込まないよ
うに制御する。あるいは上位のマイクロシーケ／すによ
り間引きラインを検出し本回路の入力データを制御する
等によって行われる。
及び第２のデータシフト回路５及び６に取り込まないよ
うに制御する。あるいは上位のマイクロシーケ／すによ
り間引きラインを検出し本回路の入力データを制御する
等によって行われる。
第１図に示す第１及び第２のデータシフト回路５及び６
は、それぞれｎ個のｍビットシフトレジスタから成って
いる。第１のデータシフト回路５には、第３図（ａ）に
示すデータがセットされる。この時、第１のデータシフ
ト回路５にセットされるデータは、入力データ１を縮小
比情報々と回転角情報２５（９０’回転）とに基いて入
力データ変換回路！００によって変換したものである。
は、それぞれｎ個のｍビットシフトレジスタから成って
いる。第１のデータシフト回路５には、第３図（ａ）に
示すデータがセットされる。この時、第１のデータシフ
ト回路５にセットされるデータは、入力データ１を縮小
比情報々と回転角情報２５（９０’回転）とに基いて入
力データ変換回路！００によって変換したものである。
セットされたデータは、第１のデータシフト回路５のシ
フトレジスタによって、第３図（ｃ）に示す回転イメー
ジデータに変換される。変換したデータ（回転イメージ
データ７）は、第１図に示すように、ＲＡＭバッファ９
を介して一時格納用の第１のＲＡＭＩＩに書き込まれる
。 この時。
フトレジスタによって、第３図（ｃ）に示す回転イメー
ジデータに変換される。変換したデータ（回転イメージ
データ７）は、第１図に示すように、ＲＡＭバッファ９
を介して一時格納用の第１のＲＡＭＩＩに書き込まれる
。 この時。
アドレスカラ／りｒは、連続にカウントアツプする。
同様の操作が、第２のデータシフト回路６とＲＡＭバッ
ファ１０と第２のＲＡＭ１２によって行われる。
ファ１０と第２のＲＡＭ１２によって行われる。
第４図は、２組のデータシフト回路５及び６を用いた場
合のイメージデータの回転によるビット列の変換を示す
図である。
合のイメージデータの回転によるビット列の変換を示す
図である。
第４図（、）に示す原イメージデータは、Ｎドツト×Ｍ
ドツトを基本領域として処理される。この例では、Ｍ：
３２ドツト、Ｎ＝１６ドツトである。
ドツトを基本領域として処理される。この例では、Ｍ：
３２ドツト、Ｎ＝１６ドツトである。
Ｎドラ）ＸＭドツトの領域は、入力データ縮小回路２に
よって第４図（ｂ）に示すｎドラ）Ｘｍドツトの領域に
縮小される。この例では、ｍ＝１６ドツト、ｎ＝８ドツ
トである。 第４図（ｂ）に示すｎドラ）Ｘｍドツトの
領域が、第１及び第２のデータシフト回路５及び６によ
って処理される基本処理領域である。第４図（Ｃ）は、
第１及び第２のデータシフト回路５及び６で処理される
イメージデータ領域の対応を示している。第１及び第２
のデータシフト回路５及び６は、常に同時動作させるた
めに２回転イメージデータの再構成を考慮してセットす
るデータが入力データマルチプレクサ４により選択され
る。
よって第４図（ｂ）に示すｎドラ）Ｘｍドツトの領域に
縮小される。この例では、ｍ＝１６ドツト、ｎ＝８ドツ
トである。 第４図（ｂ）に示すｎドラ）Ｘｍドツトの
領域が、第１及び第２のデータシフト回路５及び６によ
って処理される基本処理領域である。第４図（Ｃ）は、
第１及び第２のデータシフト回路５及び６で処理される
イメージデータ領域の対応を示している。第１及び第２
のデータシフト回路５及び６は、常に同時動作させるた
めに２回転イメージデータの再構成を考慮してセットす
るデータが入力データマルチプレクサ４により選択され
る。
第４図（、）は、第１及び第２のＲＡＭＩＩ及び１２に
格納された回転イメージデータ列の様子を示す。第１及
び第２のデータシフト回路５及び６によって処理された
データのＲＡＭ上の格納位置は１回転イメージデータの
再構成を考慮して決定される。
格納された回転イメージデータ列の様子を示す。第１及
び第２のデータシフト回路５及び６によって処理された
データのＲＡＭ上の格納位置は１回転イメージデータの
再構成を考慮して決定される。
第４図（ｆ）は、第４図（ｂ）の縮小イメージデータを
回転し、走査方向に転送する場合の出力データ列を示し
たものである。第４図（ｆ）の出力データ列を作成する
ために、第１図に示すアドレスカウンタｎを縮小イメー
ジデータ３のビット長をカウント幅としたカウンタとす
る。第４図（ｆ）に示す出力データ列を得るためのカウ
ンタの動きを第４図（ｇ）に示す。
回転し、走査方向に転送する場合の出力データ列を示し
たものである。第４図（ｆ）の出力データ列を作成する
ために、第１図に示すアドレスカウンタｎを縮小イメー
ジデータ３のビット長をカウント幅としたカウンタとす
る。第４図（ｆ）に示す出力データ列を得るためのカウ
ンタの動きを第４図（ｇ）に示す。
一時格納用ＲＡＭＩＩ、１２から、同時にアクセスされ
読み出されたＲＡＭデータ１３．１４は、ＲＡＭデータ
マルチプレクサ１５と出力レジスタ１６〜１９と出力デ
ータマルチプレクサ２１から構成される出力データ変換
回路２００によって、入力データ１のビット長と同じビ
ット長の出力データｎとして再構成される。ＲＡＭＩＩ
、１２上の回転イメージデータ７．８は連続に格納され
ていないため。
読み出されたＲＡＭデータ１３．１４は、ＲＡＭデータ
マルチプレクサ１５と出力レジスタ１６〜１９と出力デ
ータマルチプレクサ２１から構成される出力データ変換
回路２００によって、入力データ１のビット長と同じビ
ット長の出力データｎとして再構成される。ＲＡＭＩＩ
、１２上の回転イメージデータ７．８は連続に格納され
ていないため。
出力データマルチプレクサ２１によってデータ列が変換
される。第４図（ｈ）に、第４図（ｆ）の出力データ列
を得るためのＲＡＭ出力データの選択順序を示す。
される。第４図（ｈ）に、第４図（ｆ）の出力データ列
を得るためのＲＡＭ出力データの選択順序を示す。
原イメージを縮小し右９０°回転する場合、第１図に示
す入力データマルチプレクサ４は、縮小イメージデータ
３のビットの並びを逆に変換する。変換されたデータは
、データシフト回路５．６にセットされ、左９０’回転
と同じ操作を行い、縮小回転したイメージデータが得ら
れる。
す入力データマルチプレクサ４は、縮小イメージデータ
３のビットの並びを逆に変換する。変換されたデータは
、データシフト回路５．６にセットされ、左９０’回転
と同じ操作を行い、縮小回転したイメージデータが得ら
れる。
原イメージを縮小し１８００回転する場合、第１図て示
す入力データマルチプレクサ４は、縮小イメージデータ
３のビットの並びを逆に変換する。変換された１８０°
回転イメージデータＩは。
す入力データマルチプレクサ４は、縮小イメージデータ
３のビットの並びを逆に変換する。変換された１８０°
回転イメージデータＩは。
回転角情報５から、出力データマルチプレクサ２１によ
って選択され出力データｎとして出力される。
って選択され出力データｎとして出力される。
また、原イメージの縮小処理は行わず回転処理のみを行
う場合、入力データ１は第１図に示す入力データ縮小回
路２を通らずに、入力データマルチプレクサ４に直接入
力される。
う場合、入力データ１は第１図に示す入力データ縮小回
路２を通らずに、入力データマルチプレクサ４に直接入
力される。
各回路部の制御、アドレスカウンタ２７（即ち。
ＲＡＭ １１．１２以外）の制御１ｒｉ、 ニア ７
） ０− Ａ、信号乙と縮小比情報囚と回転角情報５
から、タイミング発生回路あによって行われる。
） ０− Ａ、信号乙と縮小比情報囚と回転角情報５
から、タイミング発生回路あによって行われる。
（発明の効果）
以上のように９本発明は小規模の縮小回路と少数のシフ
トレジスタと少数のＲＡＭを組み合わせることによシ、
入力データを走査方向に縮小し送出するイメージ情報の
縮小回転処理を行うことができる。さらに、複数のデー
タシフト回路を同時に動作させ、複数のＲＡＭを同時に
アクセスしているため高速な回転処理が行える。
トレジスタと少数のＲＡＭを組み合わせることによシ、
入力データを走査方向に縮小し送出するイメージ情報の
縮小回転処理を行うことができる。さらに、複数のデー
タシフト回路を同時に動作させ、複数のＲＡＭを同時に
アクセスしているため高速な回転処理が行える。
また、一度に処理するビット長を増やす場合は、第１図
のデータシフト回路５，６のシフトレジスタのビット長
を増やす、データシフト回路数を増やす等、目的とする
用途によって選択できる。
のデータシフト回路５，６のシフトレジスタのビット長
を増やす、データシフト回路数を増やす等、目的とする
用途によって選択できる。
従って１表示回路の縮小回転処理回路のような走査方向
にデータを送出する回路や部品点数を少なく省スペース
設計を必要とする回路に適用した場合、その効果は大き
い。
にデータを送出する回路や部品点数を少なく省スペース
設計を必要とする回路に適用した場合、その効果は大き
い。
第１図は本発明の一実施例によるイメージ縮小回転回路
のブロック図、第２図は第１図のイメージ縮小回転回路
におけるイメージデータの縮小によるデータ変換を説明
するための図、第３図は第１図のイメージ縮小回転回路
におけるイメージデータの回転によるビット列の変換を
説明するための図、第４図は第１図のイメージ縮小回転
回路における動作を説明するための図である。 第１図において。 １・・・入力データ、２・・・入力データ縮小回路。 ３・・・縮小イメージデータ、４・・・入力データマル
チプレクサ、５・・・第１のデータシフト回路。 ６・・・第２のデータシフト回路、７．８・・・回転イ
メージデータ、 ９．１０・・・ＲＡＭバッファ、１
１・・・第１のＲＡＭ、 １２・・・第２のＲＡＭ、
１３．１４・・・ＲＡＭデータ、１５・・・ＲＡＭデー
タマルチプレクサ。 １６〜１９・・・出力レジスタ、２０・・・０°、１８
０°回転イメージデータ、２１・・・出力データマルチ
プレクサ。 ｎ・・・出力データ、２３・・・コントロール信号、２
４・・・縮小比情報、２５・・・回転角情報、２６・・
・タイばング発生回路、２７・・・アドレスカウンタ、
２８・・・ＲＡＭアドレス。
のブロック図、第２図は第１図のイメージ縮小回転回路
におけるイメージデータの縮小によるデータ変換を説明
するための図、第３図は第１図のイメージ縮小回転回路
におけるイメージデータの回転によるビット列の変換を
説明するための図、第４図は第１図のイメージ縮小回転
回路における動作を説明するための図である。 第１図において。 １・・・入力データ、２・・・入力データ縮小回路。 ３・・・縮小イメージデータ、４・・・入力データマル
チプレクサ、５・・・第１のデータシフト回路。 ６・・・第２のデータシフト回路、７．８・・・回転イ
メージデータ、 ９．１０・・・ＲＡＭバッファ、１
１・・・第１のＲＡＭ、 １２・・・第２のＲＡＭ、
１３．１４・・・ＲＡＭデータ、１５・・・ＲＡＭデー
タマルチプレクサ。 １６〜１９・・・出力レジスタ、２０・・・０°、１８
０°回転イメージデータ、２１・・・出力データマルチ
プレクサ。 ｎ・・・出力データ、２３・・・コントロール信号、２
４・・・縮小比情報、２５・・・回転角情報、２６・・
・タイばング発生回路、２７・・・アドレスカウンタ、
２８・・・ＲＡＭアドレス。
Claims (1)
- １、イメージデータを縮小回転する回路において、入力
データの縮小とビット列の並びを変える入力データ変換
回路、該入力データ変換回路の分割された出力データを
同時にシフトする複数のシフトレジスタからなる複数の
データシフト回路、該複数のデータシフト回路によって
回転したデータをそれぞれ一時記憶する複数のＲＡＭ群
、該ＲＡＭ群のデータと該入力データ変換回路の出力と
により走査方向の回転イメージデータを形成する出力デ
ータ変換回路、該ＲＡＭ群のアドレスを作成するアドレ
ス発生回路、前記回路の各々を制御するタイミング発生
回路を有することを特徴とするイメージ縮小回転回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62036895A JPS63205694A (ja) | 1987-02-21 | 1987-02-21 | イメ−ジ縮小回転回路 |
| US07/031,623 US4806920A (en) | 1986-03-28 | 1987-03-30 | Device for producing an output image while giving an original image a rotation of 90, 180, or 270 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62036895A JPS63205694A (ja) | 1987-02-21 | 1987-02-21 | イメ−ジ縮小回転回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63205694A true JPS63205694A (ja) | 1988-08-25 |
Family
ID=12482509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62036895A Pending JPS63205694A (ja) | 1986-03-28 | 1987-02-21 | イメ−ジ縮小回転回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63205694A (ja) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5510647A (en) * | 1978-07-10 | 1980-01-25 | Toshiba Corp | Longitudinal and lateral conversion system for pattern |
| JPS5776675A (en) * | 1980-10-31 | 1982-05-13 | Toshiba Corp | Control system for kanji (chinese character) printer |
| JPS5972569A (ja) * | 1982-10-20 | 1984-04-24 | Minolta Camera Co Ltd | 画像情報の像方向変換方式 |
| JPS6069689A (ja) * | 1983-09-27 | 1985-04-20 | 富士通株式会社 | 文字パタ−ン発生方式 |
| JPS60103390A (ja) * | 1983-11-11 | 1985-06-07 | 富士ゼロックス株式会社 | 画像メモリ |
| JPS60171864A (ja) * | 1984-02-15 | 1985-09-05 | Fujitsu Ltd | 画像デ−タの間引方法 |
| JPS6149246A (ja) * | 1984-08-16 | 1986-03-11 | Fujitsu Ltd | イメ−ジ回転処理方式 |
| JPS6236975A (ja) * | 1985-08-09 | 1987-02-17 | Toshiba Corp | 画像縮小回路 |
-
1987
- 1987-02-21 JP JP62036895A patent/JPS63205694A/ja active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5510647A (en) * | 1978-07-10 | 1980-01-25 | Toshiba Corp | Longitudinal and lateral conversion system for pattern |
| JPS5776675A (en) * | 1980-10-31 | 1982-05-13 | Toshiba Corp | Control system for kanji (chinese character) printer |
| JPS5972569A (ja) * | 1982-10-20 | 1984-04-24 | Minolta Camera Co Ltd | 画像情報の像方向変換方式 |
| JPS6069689A (ja) * | 1983-09-27 | 1985-04-20 | 富士通株式会社 | 文字パタ−ン発生方式 |
| JPS60103390A (ja) * | 1983-11-11 | 1985-06-07 | 富士ゼロックス株式会社 | 画像メモリ |
| JPS60171864A (ja) * | 1984-02-15 | 1985-09-05 | Fujitsu Ltd | 画像デ−タの間引方法 |
| JPS6149246A (ja) * | 1984-08-16 | 1986-03-11 | Fujitsu Ltd | イメ−ジ回転処理方式 |
| JPS6236975A (ja) * | 1985-08-09 | 1987-02-17 | Toshiba Corp | 画像縮小回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH077260B2 (ja) | 画像データ回転処理装置及びその方法 | |
| JPS6247786A (ja) | 近傍画像処理専用メモリ | |
| JPH0773920B2 (ja) | ｎ×ｎビットドットマトリックス９０゜回転回路 | |
| EP1314099B1 (en) | Method and apparatus for connecting a massively parallel processor array to a memory array in a bit serial manner | |
| JPS63205694A (ja) | イメ−ジ縮小回転回路 | |
| JPS6149246A (ja) | イメ−ジ回転処理方式 | |
| JPS6358583A (ja) | イメ−ジ回転回路 | |
| JPH0229834A (ja) | 画像処理装置 | |
| JPS62226380A (ja) | イメ−ジ回転回路 | |
| JP2610817B2 (ja) | アドレス生成装置 | |
| JPH061449B2 (ja) | 画像編集用イメ−ジメモリ | |
| JPH0514605Y2 (ja) | ||
| JP2989193B2 (ja) | 画像メモリインターリーブ入出力回路 | |
| SU1709385A1 (ru) | Устройство дл формировани видеосигнала | |
| JPH0355672A (ja) | 画像編集処理装置 | |
| JPH01201780A (ja) | 情報処理装置 | |
| JPH07122899B2 (ja) | 高速回転回路 | |
| JPH0477971A (ja) | 画像処理装置 | |
| JPS636644A (ja) | フレ−ムバツフアメモリ | |
| JPH0642259B2 (ja) | 画像処理装置 | |
| JPS61128387A (ja) | 信号入力装置 | |
| JPS63260263A (ja) | 画像処理装置 | |
| JPH03116322A (ja) | 行列変換装置 | |
| JPS6194153A (ja) | ２次元ワ−クメモリ装置 | |
| JPH06214556A (ja) | 画像処理装置 |