JPS63239700A

JPS63239700A - Ｒａｍとｐｒｏｍのデ−タ比較・判定回路

Info

Publication number: JPS63239700A
Application number: JP62073778A
Authority: JP
Inventors: Mitsuyuki Ara; 荒　光之; Yoshihiro Honma; 義浩本間
Original assignee: Ando Electric Co Ltd
Current assignee: Ando Electric Co Ltd
Priority date: 1987-03-27
Filing date: 1987-03-27
Publication date: 1988-10-05
Also published as: US5027354A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（ａ）発明の技術分野この発明は、ＲＡＭのデータＡをＦＲＯＭに書き込み、
ＦＲＯＭに書き込まれたデータＢを読み出し、データＡ
とデータＢが一致しているかどうかを比較・判定する回
路についてのものである。

（ｂ）従来技術と問題点まず、従来回路の構成図を第２図に示す。

第２図の１はＣＰＵ１２はＲＡＭ、３はＩｌｏ、４はＦ
ＲＯＭ、５は比較器、８は基準電圧、７はスイッチ、８
は比較結果である。

ＲＡＭ２とＦＲＯＭ４は、それぞれｎビットで構成され
ており、ＲＡＭ２にはＦＲＯＭ４に書き込むデータＡを
格納している。

基準電圧６にはｒＨＪとｒＬＪがあり、例えば「Ｈ」を
２．３５　Ｖ　ニＬ、ｒＬＪを０．５Ｖ１．：する。

基＄７１ｆ圧６の電圧は、スイッチ７からｎ個の比較器
５の入力５ａにそれぞれ加えられる。

また、ＦＲＯＭ４の読み出しデータは、ｒ１個の比較′
／ｒｉ５の入力５ｂにそれぞれ加えられる。

第２図は、ｎ＝３の場合の例を示している。

次に、第２図の作用を次のア〜オで説明する。

ア　ＣＰＵ１のｔ旨令で、ＲＡＭ２から「１」、「０」
で構成されるデータＡを読み出し、ｌ１０３ヘデータＡ
を転送する。

イ　ｌ１０３は、データＡをＰＲＯＭ４に送り、データ
ＡをＰＲＯＭ４に書き込む。

ウ　ＣＰＵＩの指令で、ＦＲＯＭ４に書き込まれたデー
タＢを読み出し、基準電圧６をｒＨＪにし、比較器５で
データＢが「１」かどうかを判定する。

工　基準電圧６をｒＬＪに切換え、比較器５でデータＢ
が「０」かどうかを判定する。

オ　ＣＰＵＩでは、ＲＡＭ２のデータＡと比較結果８が
同じかどうかを判定子る。

ＦＲＯＭ４には、１クロツクで「１」か「０」のデータ
Ａ、６（ｆき込まれるたびに、書き込まれたデータＢを
読み出して良否を判定する。

しかし、第２図の比較・判定回路では、ＦＲＯＭ４から
読み出したデータＢが「１」か「０」かを比較するため
に、そのたびに基準電圧８をｒＨＪかｒＬＪに切り換え
なければならないこと、ＰＲＯＭ４から読み出したデー
タＢとＲＡＭ２のデータＡは、ＣＰＵ１で判定しなけれ
ばならないことなどの問題がある。

このため、ＦＲＯＭ４のベリファイ時間を短縮できない
という問題がある。

（ｃ）発明の目的この発明は、「１」、「０」で構成されるデータＡでア
ナログスイッチに接続された基準電圧のｒＨＪ、「Ｌ」
を切換えるようにし、また、ＰＲＯＭ４からの読み出し
データＢとＲＡＭ２のデータＡをハードウェアで比較し
、データＡとデータＢが違うときだけ信号をＣＰＵＩに
送るようにして、ＦＲＯＭ４のベリフＴイ時間を短くす
ることを目的とする。

（ｄ）発明の実施例次に、この発明による実施例の構成図を第１図に示す。

第１図の１１はドライバ、１２はアナログスイッチ、１
３は排他的論理和回路、１４はゲート、１５は制御信号
であり、その他は第２図と同じである。

次に、制御信号１５とＣＰＵＩの指令内容を第３図に示
す。

第３図アは制御信号１５の波形図であり、第３図イのＰ
、ＱはＣＰＵＩの指令内容である。

時刻Ｔｌ−７２の間は、制御信号１５がオンで、ドライ
バ１１もオンになり、この期間にＣＰＵＩの指９Ｐ’ｔ
’ＲＡＭ２１７）データＡをＰＲＯＭ４ｉ、：１き込む
。

このとき、ｌ１０３はデータＡをＰＲＯＭ４に送るとと
もに、データＡをアナログスイッチ１２に加え、データ
Ａが「１」のときはアナログスイッチ１２が基準電圧６
の「Ｈ」を比較″ａ５の入力５ａに加え、データＡが「
０」のときはアナログスイッチ１２が基準電圧６のｒＬ
Ｊを比較器５の入力５ａに加える。

第３図の時刻Ｔ２〜Ｔ３の間は、制御信号１５がオフで
、ドライバ１１もオフになり、この期間にＣＰＵＩの指
令ＱでＰＲＯＭ２に書き込んだデータＢを読み出し、Ｆ
ＲＯＭ４に書き込んだデータＢとＲＡＭ２のデータＡが
同じかどうかを比較器５で比較する。

このときは、アナログスイッチ１２がデータＡに対応し
た基準電圧６を比較器５の入力５ａに加えているので、
良否をすぐに判定することができる。

次に、比較器５の出力とｌ１０３からのデータＡをｎ個
の排他的論理和回路９に入れ、排他的論理和回路９の出
力をゲートＬ４に加える。

第３図も、ｎ＝３に場合の例を示している。

ゲート１４の出力が「１」の場合は、ＲＡＭ２のデータ
ＡとＰＲＯＭ４のデータＢが不一致であることを表す。

ドライバ１１は、制御信号１５は「ｌ」のときオンにな
り、制御信号１５は「０」のときオフになって高インピ
ーダンス状態になる。

これは、ＰＲＯＭ４からデータＢを読み出すとき、ｌ１
０３からのデータＡとＰＲＯＭ４からのデータＢがドラ
イバ１１で衝突しないようにするためである。

（ｅ）発明の効果この発明によれば、データＡでアナログスイッチを制御
し、データＡに対応する基準電圧を比較器に加えている
ので、書き込み読゛み出しを迅速にチェックすることが
できる。

例えば、２５６にビットのＦＲＯＭを第２図の回路で判
定するためには、約５０秒かかっているが、第１図の回
路によれば、約１０秒で判定することができる。

【図面の簡単な説明】

第１図はこの発明による実施例の構成図、第２図は従来
回路の構成図、第３図は制御信号１５とＣＰＵＩの指令
内容説明図である。ｌ・・・・・・ＣＰＵ１２・・・・・・ＲＡＭ、３・・
・・・・Ｉ　１０゜４・・・・・・ＰＲＯＭ、５・・・
・・・比較器、６・・・・・・基準電圧、７・・・・・
・比較結果、１１・・・・・・ドライバ、１２・・・・
・・排他的論理和回路、１３・・・・・・アナログスイ
ッチ、１４・・・・・・ゲート、１５・・・・・・制御
信号。代理人　　弁理士　　小　俣　欽　司第　　　１　　　図制御信号

Claims

【特許請求の範囲】

（１）「１」、「０」で構成されるｎビットのデータＡ
を格納するＲＡＭ（２）と、ＲＡＭ（２）の出力にそれぞれ接続され、制御信号（１
５）が「１」のときオンになり、制御信号（１５）が「
０」のときオフになるｎ個のドライバ（１１）と、ドラ
イバ（１１）にそれぞれ接続され、データＡが書き込ま
れるｎビットのＰＲＯＭ（４）と、「Ｈ」と「Ｌ」の電
圧をもつ基準電圧（６）と、基準電圧（６）を入力とし
、データＡの「１」で「Ｈ」を出し、データＡの「０」
で「Ｌ」を出すｎ個のアナログスイッチ（１２）と、アナログスイッチ（１２）の出力を第１の入力に接続し
、ＰＲＯＭ（４）の読み出しデータＢを第２の入力にそ
れぞれ接続するｎ個の比較器（５）とを備え、制御信号（１５）が「１」のときは、データＡをＰＲＯ
Ｍ（４）に書き込み、制御信号（１５）が「０」のとき
は、ＰＲＯＭ（４）の読み出しデータＢを比較器（５）
に加え、比較器（５）の出力からデータＡとデータＢが
同じがどうかを判定するＲＡＭとＰＲＯＭのデータ比較
・判定回路。
（２）「１」、「０」で構成されるｎビットのデータＡ
を格納するＲＡＭ（２）と、ＲＡＭ（２）の出力にそれぞれ接続され、制御信号（１
５）が「１」のときオンになり、制御信号（１５）が「
０」のときオフになるｎ個のドライバ（１１）と、ドラ
イバ（１１）にそれぞれ接続され、データＡを書き込ま
れるｎビットのＰＲＯＭ（４）と、「Ｈ」と「Ｌ」の電
圧をもつ基準電圧（６）と、基準電圧（６）を入力とし
、データＡの「１」で「Ｈ」を出し、データＡの「０」
で「Ｌ」を出すｎ個のアナログスイッチ（１２）と、アナログスイッチ（１２）の出力を第１の入力に接続し
、ＰＲＯＭ（４）の読み出しデータＢを第２の入力に接
続するｎ個の比較器（５）と、比較器（５）の出力とデータＡをそれぞれ入力とするｎ
個の排他的論理和回路（１３）と、排他的論理和回路（１３）の出力を入力とするゲート（
１４）とを備え、制御信号（１５）が「１」のときは、データＡをＰＲＯ
Ｍ（４）に書き込み、制御信号（１５）が「０」のとき
は、ＰＲＯＭ（４）の読み出しデータＢを比較器（５）
に加え、データＡとデータＢが異なるときはゲート（１
４）から出力が出ることを特徴とするＲＡＭとＰＲＯＭ
のデータ比較・判定回路。