JPS63248024A - リセツト回路 - Google Patents
リセツト回路Info
- Publication number
- JPS63248024A JPS63248024A JP8015987A JP8015987A JPS63248024A JP S63248024 A JPS63248024 A JP S63248024A JP 8015987 A JP8015987 A JP 8015987A JP 8015987 A JP8015987 A JP 8015987A JP S63248024 A JPS63248024 A JP S63248024A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- signal
- circuit
- switch
- retrigger
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002159 abnormal effect Effects 0.000 claims description 12
- 230000005856 abnormality Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Landscapes
- Keying Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、リセット回路に係り、とくに誤動作防止用の
リセット回路に関する。
リセット回路に関する。
一般に、各種制御機器には、機器異常発生時の回復手段
として、従来より専用のリセット回路が設けられている
。
として、従来より専用のリセット回路が設けられている
。
従来のリセット回路は、リセットスイッチを繰作するこ
とにより、いつでも制御回路等をリセットすることがで
きるようになっている。このため、正常動作中の制御部
であっても誤操作によって回路全体がリセットされると
いう不都合がしばしば生じていた。
とにより、いつでも制御回路等をリセットすることがで
きるようになっている。このため、正常動作中の制御部
であっても誤操作によって回路全体がリセットされると
いう不都合がしばしば生じていた。
本発明は、かかる従来例の有する不都合を改善し、誤操
作による動作を完全に排除することを可能としたリセッ
ト回路を提供することを、その目的とする。
作による動作を完全に排除することを可能としたリセッ
ト回路を提供することを、その目的とする。
本発明では、リセットスイッチと、このリセットスイッ
チからの信号に付勢されてリセット動作をする制御部と
を備えたリセット回路において、制御部に、当該制御部
の異常動作を見地して異常、動作信号を出力するリトリ
ガーワンショット回路を併設し、このリトリガーワンシ
ョット回路の出力信号及びリセットスイッチからの操作
信号の両方の信号を入力した場合に所定のリセット信号
を制御部に出力するゲート回路を、リトリガーワンショ
ット回路に併設する、という構成を採っている。
チからの信号に付勢されてリセット動作をする制御部と
を備えたリセット回路において、制御部に、当該制御部
の異常動作を見地して異常、動作信号を出力するリトリ
ガーワンショット回路を併設し、このリトリガーワンシ
ョット回路の出力信号及びリセットスイッチからの操作
信号の両方の信号を入力した場合に所定のリセット信号
を制御部に出力するゲート回路を、リトリガーワンショ
ット回路に併設する、という構成を採っている。
以下、本発明の一実施例を第１図に基づいて説明する。
第１図の実施例は、複数個のスイッチ１．ｌ。
・・・および表示ランプ２を有する制御パネル３と、ス
イッチ１の状態を記憶するスイッチレジスタ４と、スイ
ッチ１のいずれかが押下されたとき押下状態信号を出力
する第１のゲート回路５と、マイクロプロセッサを中心
として構成されスイッチレジスタ４の内容を一定周期で
監視しスイッチ１の押下状態に従って動作し、正常動作
中のみ一定周期で正常動作信号を発生する制御部６と、
この正常動作信号が発生している間は異常動作状態信号
を出力せず、正常動作信号が発生しないときにのみ制御
パネル３内の表示素子の１個を表示させる異常動作状態
信号を発生するリトリガーワンショット回路７と、異常
動作状態信号およびスイッチ押下状態信号とが接続され
共に「１」のときリセット信号を制御部６に出力する第
２のゲート回路８とを備えている。制御部６は制御パネ
ル３のスイッチ１の状態を記憶したスイッチレジスタ４
の内容を一定周期で監視しスイッチ１の状態に従って図
示しない機器を制御する。また、制御部６は正常動作中
一定周期で正常動作信号Ａを発生する。
イッチ１の状態を記憶するスイッチレジスタ４と、スイ
ッチ１のいずれかが押下されたとき押下状態信号を出力
する第１のゲート回路５と、マイクロプロセッサを中心
として構成されスイッチレジスタ４の内容を一定周期で
監視しスイッチ１の押下状態に従って動作し、正常動作
中のみ一定周期で正常動作信号を発生する制御部６と、
この正常動作信号が発生している間は異常動作状態信号
を出力せず、正常動作信号が発生しないときにのみ制御
パネル３内の表示素子の１個を表示させる異常動作状態
信号を発生するリトリガーワンショット回路７と、異常
動作状態信号およびスイッチ押下状態信号とが接続され
共に「１」のときリセット信号を制御部６に出力する第
２のゲート回路８とを備えている。制御部６は制御パネ
ル３のスイッチ１の状態を記憶したスイッチレジスタ４
の内容を一定周期で監視しスイッチ１の状態に従って図
示しない機器を制御する。また、制御部６は正常動作中
一定周期で正常動作信号Ａを発生する。
この正常動作信号Ａが出力している間リトリガーワンシ
ョット回路７は異常動作状態信号Ｂを出力しないため、
点灯時異常を表わす発光ダイオード２は点灯しない。制
御パネル３内のいずれかのスイッチ１が押下されたとき
第１のゲート回路５からスイッチ押下信号Ｃが出力され
る。しかしながら、制御部６が正常動作をしている場合
は異常動作状態信号Ｂが「０」であるため、第２のゲー
ト回路８からはリセット信号は出力されない。制御部６
が正常動作でなくなったときは正常動作信号Ａが発生し
ないため、リトリガーワンショット回路７からは異常動
作状態信号Ｂが出力され、発光ダイオード２が点灯し異
常を表示する。
ョット回路７は異常動作状態信号Ｂを出力しないため、
点灯時異常を表わす発光ダイオード２は点灯しない。制
御パネル３内のいずれかのスイッチ１が押下されたとき
第１のゲート回路５からスイッチ押下信号Ｃが出力され
る。しかしながら、制御部６が正常動作をしている場合
は異常動作状態信号Ｂが「０」であるため、第２のゲー
ト回路８からはリセット信号は出力されない。制御部６
が正常動作でなくなったときは正常動作信号Ａが発生し
ないため、リトリガーワンショット回路７からは異常動
作状態信号Ｂが出力され、発光ダイオード２が点灯し異
常を表示する。
この場合、異常動作状態信号Ｂは第２のゲート回路８に
接続され「１」であるため、スイッチ押下信号Ｃが発生
しりときリセット信号りが出力され、制御部６をリセッ
トする。
接続され「１」であるため、スイッチ押下信号Ｃが発生
しりときリセット信号りが出力され、制御部６をリセッ
トする。
以上のように本発明によると、スイッチ押下信号および
異常動作状態信号が共に「１」となったときリセット信
号を発生するようにしたので、制御部が正常動作中に誤
操作によってリセ７）されるという不都合を略完全に解
消することができ、更には従来例におけるような特別に
専用のりセントスイッチを設けることなく、異常発生時
にリセット機能を付加することができるという従来にな
い優れたりセット回路を提供することができる。
異常動作状態信号が共に「１」となったときリセット信
号を発生するようにしたので、制御部が正常動作中に誤
操作によってリセ７）されるという不都合を略完全に解
消することができ、更には従来例におけるような特別に
専用のりセントスイッチを設けることなく、異常発生時
にリセット機能を付加することができるという従来にな
い優れたりセット回路を提供することができる。
第１図は本発明の一実施例を示す回路図である。
１・・・・・・リセットスイッチ、６・・・・・・制御
部、７・・・・・・トリガーワンショット回路、８・・
・・・・ゲート回路としての第２ゲート回路。
部、７・・・・・・トリガーワンショット回路、８・・
・・・・ゲート回路としての第２ゲート回路。
Claims (1)
- （１）、リセットスイッチと、このリセットスイッチか
らの信号に付勢されてリセット動作をする制御部とを備
えたリセット回路において、 前記制御部に、当該制御部の異常動作を見地して異常動
作信号を出力するリトリガーワンショット回路を併設し
、このリトリガーワンショット回路の出力信号及び前記
リセットスイッチからの操作信号の両方の信号を入力し
た場合に所定のリセット信号を前記制御部に出力するゲ
ート回路を、前記リトリガーワンショット回路に併設し
たことを特徴とするリセット回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8015987A JPS63248024A (ja) | 1987-04-01 | 1987-04-01 | リセツト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8015987A JPS63248024A (ja) | 1987-04-01 | 1987-04-01 | リセツト回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63248024A true JPS63248024A (ja) | 1988-10-14 |
Family
ID=13710524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8015987A Pending JPS63248024A (ja) | 1987-04-01 | 1987-04-01 | リセツト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63248024A (ja) |
-
1987
- 1987-04-01 JP JP8015987A patent/JPS63248024A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5868163A (ja) | システム障害検出方式 | |
| JPS63248024A (ja) | リセツト回路 | |
| JPS62160037A (ja) | 電源制御方式 | |
| JPS5818645B2 (ja) | 電源異常表示方式 | |
| JP3077932B2 (ja) | 警報盤 | |
| JPS6284345A (ja) | 異常警報装置 | |
| JP2686763B2 (ja) | セグメント式表示装置 | |
| JPS55107983A (en) | Electronic watch device | |
| JPS61235896A (ja) | ダイナミツク表示系の異常検出回路 | |
| JPS62278494A (ja) | リ−ドスイツチの接点異常監視装置 | |
| KR970002944B1 (ko) | 클록 장애 검출 장치 | |
| JPH0820882B2 (ja) | 操作表示装置 | |
| JPS58214998A (ja) | 警報保持回路 | |
| JPH04369740A (ja) | ウォッチドグタイマ付制御装置 | |
| JPS60230209A (ja) | プラント異常警報装置 | |
| KR910010497A (ko) | 전자제품의 이상상태 진단방법 | |
| JPS58150184U (ja) | 車両用異常警報装置 | |
| JPH0253260B2 (ja) | ||
| JPH04241041A (ja) | 状態監視装置 | |
| JPH01241632A (ja) | 情報処理装置 | |
| JPS5875191A (ja) | 表示装置 | |
| JPS61262898A (ja) | 警報装置 | |
| JPH02278348A (ja) | マイクロコンピュータの誤動作防止装置 | |
| JPH0469722A (ja) | リセット回路 | |
| KR19980038082U (ko) | 제어시스템의 씨피유(cpu)보드 감시장치 |