JPS63248178A - 電界効果トランジスタの製造方法 - Google Patents
電界効果トランジスタの製造方法Info
- Publication number
- JPS63248178A JPS63248178A JP8231487A JP8231487A JPS63248178A JP S63248178 A JPS63248178 A JP S63248178A JP 8231487 A JP8231487 A JP 8231487A JP 8231487 A JP8231487 A JP 8231487A JP S63248178 A JPS63248178 A JP S63248178A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- low resistance
- shaped
- electrode
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 19
- 239000002184 metal Substances 0.000 claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 238000002844 melting Methods 0.000 claims description 8
- 230000008018 melting Effects 0.000 claims description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 4
- 238000005468 ion implantation Methods 0.000 abstract description 3
- 230000003071 parasitic effect Effects 0.000 abstract description 3
- 229910045601 alloy Inorganic materials 0.000 abstract description 2
- 239000000956 alloy Substances 0.000 abstract description 2
- 230000005684 electric field Effects 0.000 abstract 1
- 238000007493 shaping process Methods 0.000 abstract 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000010931 gold Substances 0.000 description 4
- 229910018885 Pt—Au Inorganic materials 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910018949 PtAu Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000009331 sowing Methods 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電界効果トランジスタに関し、特にゲート電極
上に低抵抗金属が被せられた電界効果トランジスタに関
する。
上に低抵抗金属が被せられた電界効果トランジスタに関
する。
電界効果トランジスタは低電力、高速なスイ、ソチング
素子として古くから開発が進められており、特にｎ型砒
化ガリウム（ＧａＡｓ）を動作層とするＧ ａ Ａ ｓ
シ１ットキ障壁ゲート型電界効果トランジスタＣ以下Ｇ
ａＡｓＭＥ８ＦＥＴと称す）は、次世代の超高速コンビ
エータのキー・デバイスとして注目されている。ＧａＡ
ｓ ＭＥｓＦＥＴの特性を特徴できる最も重要なパラメ
ータは伝達コンダクタンス（ｇｍ）であり、ｇｍを向上
する為に種々なデバイスプロセス上の工夫が成されてい
る。
素子として古くから開発が進められており、特にｎ型砒
化ガリウム（ＧａＡｓ）を動作層とするＧ ａ Ａ ｓ
シ１ットキ障壁ゲート型電界効果トランジスタＣ以下Ｇ
ａＡｓＭＥ８ＦＥＴと称す）は、次世代の超高速コンビ
エータのキー・デバイスとして注目されている。ＧａＡ
ｓ ＭＥｓＦＥＴの特性を特徴できる最も重要なパラメ
ータは伝達コンダクタンス（ｇｍ）であり、ｇｍを向上
する為に種々なデバイスプロセス上の工夫が成されてい
る。
第３図はいわゆる自己整合法を用いたＧ ａ Ａ ｓＭ
Ｅ８ＦＥＴの断面形状を示すものであり、手締軸性基板
１１中にイオン注入法により半纏体動作層１２を形成し
たるめと、高融点金属、例えばタングステンシリサイド
（ＷｓＨ）より成るゲート電極１３を形成し、それをマ
スクとして高濃度のイオンを注入し、ゲート電極のソー
ス電極１４．ドレイン重臣１５側に低抵抗領域１６を形
成している。
Ｅ８ＦＥＴの断面形状を示すものであり、手締軸性基板
１１中にイオン注入法により半纏体動作層１２を形成し
たるめと、高融点金属、例えばタングステンシリサイド
（ＷｓＨ）より成るゲート電極１３を形成し、それをマ
スクとして高濃度のイオンを注入し、ゲート電極のソー
ス電極１４．ドレイン重臣１５側に低抵抗領域１６を形
成している。
ゲート電極として高融点金ｊ＋４を用いているのは注入
イオンの活性化の為のアニーリング処理〔通常７００℃
以上）に耐える必要が有る為である。本構造においては
、ゲート電極の両側に低抵抗領域が設けられている為、
直列寄生抵抗が小さく、高いｇｍを得ることが可能であ
るが、一般に高融点金；４は比抵抗が高い為、ゲート抵
抗が増大するという欠点が有った。ゲート抵抗の低減の
為に、第４図の如く、Ａｕ ＴｔＮ Ｗｓ；の３層金
属３１を用いる方法も提案されているが、この場合には
、低抵抗金属である（ＴｉＮ） −ＡｕがＷｓｌゲート
電極の上面にしか接して込ないため、接着度が弱く、低
抵抗金属が高融点金属から剥離するという事故もしばし
ば発生した。
イオンの活性化の為のアニーリング処理〔通常７００℃
以上）に耐える必要が有る為である。本構造においては
、ゲート電極の両側に低抵抗領域が設けられている為、
直列寄生抵抗が小さく、高いｇｍを得ることが可能であ
るが、一般に高融点金；４は比抵抗が高い為、ゲート抵
抗が増大するという欠点が有った。ゲート抵抗の低減の
為に、第４図の如く、Ａｕ ＴｔＮ Ｗｓ；の３層金
属３１を用いる方法も提案されているが、この場合には
、低抵抗金属である（ＴｉＮ） −ＡｕがＷｓｌゲート
電極の上面にしか接して込ないため、接着度が弱く、低
抵抗金属が高融点金属から剥離するという事故もしばし
ば発生した。
本発明は従来の電界効果トランジスタにおける上記の如
き欠点に鑑みて放されたものであシ、その目的は、ゲー
ト抵抗が低い、しかも機械的強度も強いゲート電極を有
する電界効果トランジスタを提供することにある。
き欠点に鑑みて放されたものであシ、その目的は、ゲー
ト抵抗が低い、しかも機械的強度も強いゲート電極を有
する電界効果トランジスタを提供することにある。
本発明による電界効果トランジスタは、ゲート電極が高
融点金属より成り、かつ該ゲート電極の上面から両側面
に亘って接する帽子状の低抵抗金属が設けられている。
融点金属より成り、かつ該ゲート電極の上面から両側面
に亘って接する帽子状の低抵抗金属が設けられている。
次に本発明につき、図面を参照して説明する。
第１図は本発明の一実施例の断面図であり、比抵抗１０
７Ｓｏ−二以上の半絶縁性Ｇ ａ Ａ ｓ基板１１上に
、ｎ型Ｇ ａ Ａ ｓ半導体動作層１２（−＋ヤリア密
度２ Ｘ １０”ｃｒｎ−３，厚み０．１μｍ）がイオ
ン注入法により設けられている。該半導体動作層１２０
表面にＡｕＧｅ合金よりなるソース電極１４．ドレイン
電極１５が設けられ、かつＷＳｉ高融点金属よシ成るゲ
ート電極１３がソース電極１４とドレイン電極１５の間
に設けられている。ゲート電極の両側には直列寄生抵抗
を減じるための低抵抗領域（厚みＱ、３μｍ、キャリア
密度５ Ｘ １０１７ｃｍ−３） １６が設けられてい
る。図においてゲート電極厚み、長さはともに例えば０
．５μｍである。本発明による１に界効果トランジスタ
の骨子はゲート電極１３の上面１７シよび側面の１部１
８に亘って形成されている帽子状の低抵抗金属（Ｔｉ−
Ｐｔ Ａｕ ） １９である。低抵抗金属の厚みは０．
５μｍであシ、ゲート電極の上面１７および肩から０．
２μｍ下がった側面１８においてゲート電極に接してい
る。
７Ｓｏ−二以上の半絶縁性Ｇ ａ Ａ ｓ基板１１上に
、ｎ型Ｇ ａ Ａ ｓ半導体動作層１２（−＋ヤリア密
度２ Ｘ １０”ｃｒｎ−３，厚み０．１μｍ）がイオ
ン注入法により設けられている。該半導体動作層１２０
表面にＡｕＧｅ合金よりなるソース電極１４．ドレイン
電極１５が設けられ、かつＷＳｉ高融点金属よシ成るゲ
ート電極１３がソース電極１４とドレイン電極１５の間
に設けられている。ゲート電極の両側には直列寄生抵抗
を減じるための低抵抗領域（厚みＱ、３μｍ、キャリア
密度５ Ｘ １０１７ｃｍ−３） １６が設けられてい
る。図においてゲート電極厚み、長さはともに例えば０
．５μｍである。本発明による１に界効果トランジスタ
の骨子はゲート電極１３の上面１７シよび側面の１部１
８に亘って形成されている帽子状の低抵抗金属（Ｔｉ−
Ｐｔ Ａｕ ） １９である。低抵抗金属の厚みは０．
５μｍであシ、ゲート電極の上面１７および肩から０．
２μｍ下がった側面１８においてゲート電極に接してい
る。
次に第１図に示す電界効果トランジスタの製作方法の１
例を第２図を用いて説明する。第２図面は通常の方法で
半絶縁性基板上にノース１４．ドレイン１５．ゲート１
３の各電極を設けた状態を示す。ＷＳｉゲートｊＪ極の
ゲート長は０．５μｍ、ゲート電極も０．５μｍとなっ
ている。次に第２図（Ｂ）で全面にホトレジスト２１を
塗布し、つづいて同図（Ｑのように全面を垂直方向から
ドライエツチングすると、ゲート電極１３の頭部２２が
露出してくる。次に同図倶において全面にＴｉ（２００
Ｘ）−Ｐｔ （２００Ｋ）−Ａｕ（５０００Ｋ）１９を
連結蒸着し、（ｈｌの如く所定のホトレジストマスク２
３を設は上記Ｔ ｉ −Ｐ ｔ−Ａｕ膜をエツチングし
、液層に不要となったホトレジストを除去すると、第１
図に示した電界効果トランジスタが得られる。
例を第２図を用いて説明する。第２図面は通常の方法で
半絶縁性基板上にノース１４．ドレイン１５．ゲート１
３の各電極を設けた状態を示す。ＷＳｉゲートｊＪ極の
ゲート長は０．５μｍ、ゲート電極も０．５μｍとなっ
ている。次に第２図（Ｂ）で全面にホトレジスト２１を
塗布し、つづいて同図（Ｑのように全面を垂直方向から
ドライエツチングすると、ゲート電極１３の頭部２２が
露出してくる。次に同図倶において全面にＴｉ（２００
Ｘ）−Ｐｔ （２００Ｋ）−Ａｕ（５０００Ｋ）１９を
連結蒸着し、（ｈｌの如く所定のホトレジストマスク２
３を設は上記Ｔ ｉ −Ｐ ｔ−Ａｕ膜をエツチングし
、液層に不要となったホトレジストを除去すると、第１
図に示した電界効果トランジスタが得られる。
以上説明したように本発明による電界効果トランジスタ
においては、高融点金属ゲート電極の頭部に帽子状に低
抵抗金属を設けであるので、ゲート抵抗の低減が可能で
あシ高周波特性の良い電界効果トランジスタが得られる
。さらに、該低抵抗金属は、ゲート電極の上面のみでな
く、側面知も亘って接しているため、機械的強度も十分
である。
においては、高融点金属ゲート電極の頭部に帽子状に低
抵抗金属を設けであるので、ゲート抵抗の低減が可能で
あシ高周波特性の良い電界効果トランジスタが得られる
。さらに、該低抵抗金属は、ゲート電極の上面のみでな
く、側面知も亘って接しているため、機械的強度も十分
である。
尚、本発明における実施例ではＧａＡｓ ＭＥＳＦＥＴ
について示したが、電界効果トランジスタとしてはＧａ
Ａｓ ＭＥＳＦＥＴに限ることなく、高融点ゲート金属
を用いる他の電界効果トランジスタ（ＭＯＳＦＥＴ含む
）にも適用できることは言うまでもない０
について示したが、電界効果トランジスタとしてはＧａ
Ａｓ ＭＥＳＦＥＴに限ることなく、高融点ゲート金属
を用いる他の電界効果トランジスタ（ＭＯＳＦＥＴ含む
）にも適用できることは言うまでもない０
第１図は本発明の１実施例の断面図、第２図（３）〜（
匂はその製造方法の１例を示す工程断面図、第３図、第
４図は従来の電界効果トランジスタの断面図である。 １１・・・・・・半絶縁性基板、１２・・・・・・半導
体動作層、１３・・・・・・ゲート電極、１４・・・・
・・ソース重唱、１５・・・・・・ドレイン電極、１６
・・・・・・低抵抗領域、１７・・・・・・ゲート電柵
上面、１８・・・・・・側面、１９・・・・・・低抵抗
金属、２１・・・・・・ホトレジスト、２２・・・・・
・ゲート電極頭部、２３・・・・・・ホトレジストパタ
ーン、３１・・・・・・Ｔ ｉ −Ｐ ｔ −Ａ ｕ膜
。 代理人 弁理士 内 原 晋 パ′等 １ 又 斧 ２ｆｆｉ
匂はその製造方法の１例を示す工程断面図、第３図、第
４図は従来の電界効果トランジスタの断面図である。 １１・・・・・・半絶縁性基板、１２・・・・・・半導
体動作層、１３・・・・・・ゲート電極、１４・・・・
・・ソース重唱、１５・・・・・・ドレイン電極、１６
・・・・・・低抵抗領域、１７・・・・・・ゲート電柵
上面、１８・・・・・・側面、１９・・・・・・低抵抗
金属、２１・・・・・・ホトレジスト、２２・・・・・
・ゲート電極頭部、２３・・・・・・ホトレジストパタ
ーン、３１・・・・・・Ｔ ｉ −Ｐ ｔ −Ａ ｕ膜
。 代理人 弁理士 内 原 晋 パ′等 １ 又 斧 ２ｆｆｉ
Claims (1)
- 半導体動作層上に、ソース、ゲート、ドレイン電極を備
えてなる電界効果トランジスタにおいて、ゲート電極が
高融点金属より成り、かつ該ゲート電極の上面から両側
面に亘って接する帽子状の低抵抗金属が設けられている
ことを特徴とする電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62082314A JPH0834224B2 (ja) | 1987-04-02 | 1987-04-02 | 電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62082314A JPH0834224B2 (ja) | 1987-04-02 | 1987-04-02 | 電界効果トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63248178A true JPS63248178A (ja) | 1988-10-14 |
| JPH0834224B2 JPH0834224B2 (ja) | 1996-03-29 |
Family
ID=13771106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62082314A Expired - Lifetime JPH0834224B2 (ja) | 1987-04-02 | 1987-04-02 | 電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0834224B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5237192A (en) * | 1988-10-12 | 1993-08-17 | Mitsubishi Denki Kabushiki Kaisha | MESFET semiconductor device having a T-shaped gate electrode |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6155967A (ja) * | 1984-08-28 | 1986-03-20 | Toshiba Corp | 電界効果トランジスタの製造方法 |
| JPS6167272A (ja) * | 1984-09-10 | 1986-04-07 | Matsushita Electronics Corp | 電界効果トランジスタの製造方法 |
| JPS61236167A (ja) * | 1985-04-12 | 1986-10-21 | Nec Corp | 半導体装置の製造方法 |
| JPS62274673A (ja) * | 1986-05-22 | 1987-11-28 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1987
- 1987-04-02 JP JP62082314A patent/JPH0834224B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6155967A (ja) * | 1984-08-28 | 1986-03-20 | Toshiba Corp | 電界効果トランジスタの製造方法 |
| JPS6167272A (ja) * | 1984-09-10 | 1986-04-07 | Matsushita Electronics Corp | 電界効果トランジスタの製造方法 |
| JPS61236167A (ja) * | 1985-04-12 | 1986-10-21 | Nec Corp | 半導体装置の製造方法 |
| JPS62274673A (ja) * | 1986-05-22 | 1987-11-28 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5237192A (en) * | 1988-10-12 | 1993-08-17 | Mitsubishi Denki Kabushiki Kaisha | MESFET semiconductor device having a T-shaped gate electrode |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0834224B2 (ja) | 1996-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4700455A (en) | Method of fabricating Schottky gate-type GaAs field effect transistor | |
| JPS6233476A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH0834224B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH0810703B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS6112080A (ja) | 半導体素子の製造方法 | |
| JPS60144980A (ja) | 半導体装置 | |
| JPS6034073A (ja) | ショットキ−ゲ−ト型電界効果トランジスタの製造方法 | |
| JPH0622247B2 (ja) | 電界効果型半導体装置 | |
| JPH0439773B2 (ja) | ||
| JPH05152340A (ja) | 電界効果トランジスタ | |
| JPS6155967A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0737905A (ja) | 半導体装置の製造方法 | |
| JPH03191532A (ja) | ショットキー障壁接合ゲート型電界効果トランジスタ | |
| JPS60100473A (ja) | 電界効果トランジスタ | |
| JP2889240B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JPS62177920A (ja) | 半導体装置の製造方法 | |
| JPS6088477A (ja) | 半導体装置の製造方法 | |
| JPS58153375A (ja) | 半導体素子の製造方法 | |
| JPS62185377A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6173381A (ja) | 半導体集積回路装置の製造方法 | |
| JPH03283627A (ja) | 電界効果型半導体装置の製造方法 | |
| JPS6240776A (ja) | 半導体装置の製造方法 | |
| JPH05275455A (ja) | 半導体装置及びその製造方法 | |
| JPS58212182A (ja) | 半導体装置 | |
| JPS6276567A (ja) | 電界効果トランジスタの製造方法 |