JPS63266905A - 平衡変調装置 - Google Patents
平衡変調装置Info
- Publication number
- JPS63266905A JPS63266905A JP10091987A JP10091987A JPS63266905A JP S63266905 A JPS63266905 A JP S63266905A JP 10091987 A JP10091987 A JP 10091987A JP 10091987 A JP10091987 A JP 10091987A JP S63266905 A JPS63266905 A JP S63266905A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- digital signal
- multiplexer
- input terminal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplitude Modulation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、搬送波が抑圧された変調波を得ることができ
る平衡変調装置に関するものであり、詳しくは、デジタ
ル信号の変調に適した装置にｔＪＱするものである。
る平衡変調装置に関するものであり、詳しくは、デジタ
ル信号の変調に適した装置にｔＪＱするものである。
（従来の技術）
搬送波が抑圧された変調波を１ｇるのにあたっては、一
般に平衡変調装置が用いられている。
般に平衡変調装置が用いられている。
第３図は、このような平衡変調装置の一例を示す回路口
である。第３図において、１は変調信号の入力端子であ
り、ダイオードブリッジ２を構成するダイオードＤ＋の
カソードとダイオ′−ドＤ２のアノードとの接続点に接
続されている。３は搬送波を出力する搬送波発生器であ
り、その出力信号はトランス４を介してダイオードブリ
ッジ２を構成するダイオードＤ２のカソードとダイオー
ドＤ３のカソードとの接続点およびダイオードＤ１のア
ノードとダイオードＤ−のアノードとの接続点に加えら
れている。５は変調波の出力端子であリ、ダイオードブ
リッジ２を構成するダイオードＤ４のカソードとダイオ
ードＤ３のアノードとの接続点に接続されている。
である。第３図において、１は変調信号の入力端子であ
り、ダイオードブリッジ２を構成するダイオードＤ＋の
カソードとダイオ′−ドＤ２のアノードとの接続点に接
続されている。３は搬送波を出力する搬送波発生器であ
り、その出力信号はトランス４を介してダイオードブリ
ッジ２を構成するダイオードＤ２のカソードとダイオー
ドＤ３のカソードとの接続点およびダイオードＤ１のア
ノードとダイオードＤ−のアノードとの接続点に加えら
れている。５は変調波の出力端子であリ、ダイオードブ
リッジ２を構成するダイオードＤ４のカソードとダイオ
ードＤ３のアノードとの接続点に接続されている。
このように構成することにより、搬送波発生器３から出
力される搬送波は入力端子１に加えられる変調１８号に
基づく互いに逆位相の変調信号で変調され、出力端子５
にはこれら２つの変調波の差が搬送波の除去された変調
波として出力されることになる。
力される搬送波は入力端子１に加えられる変調１８号に
基づく互いに逆位相の変調信号で変調され、出力端子５
にはこれら２つの変調波の差が搬送波の除去された変調
波として出力されることになる。
（発明が解決しようとする問題点）
しかし、このような装置で用いるダイオードブリッジを
構成するのにあたっては、特性の揃ったダイオードが必
要になり、コストが高くなってしまう。
構成するのにあたっては、特性の揃ったダイオードが必
要になり、コストが高くなってしまう。
また、変調信号がデジタル信号の場合にはアナログ信号
に変換しなければならず、信号特性が劣化することにな
る。
に変換しなければならず、信号特性が劣化することにな
る。
本発明は、このような点に着目したものであって、その
目的は、ダイオードブリッジを不要にし、デジタル信号
の状態で平衡変調された変調波が得られる平衡変調装置
を提供することにある。
目的は、ダイオードブリッジを不要にし、デジタル信号
の状態で平衡変調された変調波が得られる平衡変調装置
を提供することにある。
（問題点を解決するだめの手段）
本発明の平衡度Ａｌｌ装置は、
変調信号として加えられるデジタル信号の入力端子と、
この入力端子に加えられるデジタル信号を反転するイン
バータと、 クロックを出力するクロック発生器と、このクロック発
生器から出力されるクロックの周波数を１／２にする分
周器と、 この分周器から出力されるクロックに従って前記入力端
子に加えられるアジタル信号Ｊ３よび前記インバータか
ら出力されるデジタル信号を交互に出力するマルチブレ
クシと、 このマルチプレクサから出力されるデジタル信号を前記
クロック発生器から出力されるクロックに従ってサンプ
リングしてアナログ信号に変換するＤ／Ａ変換器、 とで構成されたことを特徴とする。
バータと、 クロックを出力するクロック発生器と、このクロック発
生器から出力されるクロックの周波数を１／２にする分
周器と、 この分周器から出力されるクロックに従って前記入力端
子に加えられるアジタル信号Ｊ３よび前記インバータか
ら出力されるデジタル信号を交互に出力するマルチブレ
クシと、 このマルチプレクサから出力されるデジタル信号を前記
クロック発生器から出力されるクロックに従ってサンプ
リングしてアナログ信号に変換するＤ／Ａ変換器、 とで構成されたことを特徴とする。
（実施例）
以下、図面を用いて本発明の実施例を詳細に説明する。
第１図は、本発明の一実施例を示プブロック図である。
第１図において、６は変調信号として加えられるデジタ
ル信号Ｄ ＬＴＬの入力端子であり、マルチブレフナ８
の一方の入力端子ａに接続されるとともに、インバータ
７を介してマルチプレクサ８の他方の入力端子すに接続
されている。９はクロックＣＬを出力するクロック発生
器である。このクロック発生器９から出力されるクロッ
クＯＬは、その周波数を１／２にする分周′ｓ１０を介
してマルチブレクシ８に禽−制御クロックＣＬ′とじて
加えられるとともに、マルチプレクサ８から出力される
デジタル信号Ｄｏをアナログ信号へ叱に変換して出力端
子１２に出力するＤ／Ａ変換器１１にサンプリングクロ
ックとして直接加えられている。
ル信号Ｄ ＬＴＬの入力端子であり、マルチブレフナ８
の一方の入力端子ａに接続されるとともに、インバータ
７を介してマルチプレクサ８の他方の入力端子すに接続
されている。９はクロックＣＬを出力するクロック発生
器である。このクロック発生器９から出力されるクロッ
クＯＬは、その周波数を１／２にする分周′ｓ１０を介
してマルチブレクシ８に禽−制御クロックＣＬ′とじて
加えられるとともに、マルチプレクサ８から出力される
デジタル信号Ｄｏをアナログ信号へ叱に変換して出力端
子１２に出力するＤ／Ａ変換器１１にサンプリングクロ
ックとして直接加えられている。
このような構成において、マルチプレクサ８からは、一
方の入力端子ａに加えられるデジタル信Ｑ Ｄ １１１
と他方の入力端子すに加えられるインバータ７で反転さ
れたデジタル信号Ｄ Ｌｎ−とが、制御クロックＣＬ
′に応じて交互に出力されることになる。そして、この
ようにしてマルチプレクサ８から出力されるデジタル信
号ＤＯｕｔは、クロック発生器９から直接加えられるク
ロックＣしをサンプリングクロックとＪるＤ／Ａ変換器
１１に加えられてアナ［１グ信＠Ａ狐に変換される。
方の入力端子ａに加えられるデジタル信Ｑ Ｄ １１１
と他方の入力端子すに加えられるインバータ７で反転さ
れたデジタル信号Ｄ Ｌｎ−とが、制御クロックＣＬ
′に応じて交互に出力されることになる。そして、この
ようにしてマルチプレクサ８から出力されるデジタル信
号ＤＯｕｔは、クロック発生器９から直接加えられるク
ロックＣしをサンプリングクロックとＪるＤ／Ａ変換器
１１に加えられてアナ［１グ信＠Ａ狐に変換される。
第２図は、このような動作を説明Ｊるための波形図であ
る。第２図においで、（ａ）は入力端子６に加えられる
アジタル信号Ｄ ｍを示し、（ｂ）は制御クロックＣＬ
′によるマルチブレク・す８のスイッチング動作を示し
、（Ｃ）はマルチブレクシ８から出力されるデジタル信
Ｑ Ｄ ｏｕｔを示している。
る。第２図においで、（ａ）は入力端子６に加えられる
アジタル信号Ｄ ｍを示し、（ｂ）は制御クロックＣＬ
′によるマルチブレク・す８のスイッチング動作を示し
、（Ｃ）はマルチブレクシ８から出力されるデジタル信
Ｑ Ｄ ｏｕｔを示している。
ここで、変調信すとして加えられるデジタル信号Ｄ ｔ
ｎを嶌 Ｄｅｎ−Ａｓｉｎ （Ａ１． ｔ （ωｓ＝２π／Ｔｓ） とする。そして、マルチブレクシ８のスイッチング動作
を、 （ωｃ＝２π／Ｔｃ） とすると、マルチプレクサ８から出力されるデジタル信
号Ｄ ｃａｔは、 となる。
ｎを嶌 Ｄｅｎ−Ａｓｉｎ （Ａ１． ｔ （ωｓ＝２π／Ｔｓ） とする。そして、マルチブレクシ８のスイッチング動作
を、 （ωｃ＝２π／Ｔｃ） とすると、マルチプレクサ８から出力されるデジタル信
号Ｄ ｃａｔは、 となる。
すなわら、デジタル信号り俳は、クロックＣＬ′とデジ
タル信ｊ３ Ｄ ｔｎとの和およびクロックＣＬ′とデ
ジタル信号Ｄ ｔｎとの差の信号になる。
タル信ｊ３ Ｄ ｔｎとの和およびクロックＣＬ′とデ
ジタル信号Ｄ ｔｎとの差の信号になる。
このように構成することにより、従来のようなダイオー
ドブリッジは不要になり、回路の低コスト化が図れる。
ドブリッジは不要になり、回路の低コスト化が図れる。
また、デジタル信号を変調信号として直接変調出来るこ
とから、例えばコンパクトディスクのようにＰＣＭ録音
されたデジタル信号を変調信号として信号を劣化させる
ことなく変調することができる。
とから、例えばコンパクトディスクのようにＰＣＭ録音
されたデジタル信号を変調信号として信号を劣化させる
ことなく変調することができる。
なお、入力信号がアナログ４Ｍ号の場合には、Ａ／Ｄ変
換器でデジタル信号に変換した後入力端子６に加えるよ
うにずればよい。
換器でデジタル信号に変換した後入力端子６に加えるよ
うにずればよい。
（発明の効果）
以上説明したように、本発明によれば、ダイオードブリ
ッジが不要で、デジタル信すの状態で平衡変調された変
調波が榎られる平衡変調装置が実現でき、実用上の効果
は大きい。
ッジが不要で、デジタル信すの状態で平衡変調された変
調波が榎られる平衡変調装置が実現でき、実用上の効果
は大きい。
第１図は本発明の一実施例を示ずブロック図、第２図は
第１図の動作を説明するための波形図、第３図は従来の
装置の一例を示す回路図である。
第１図の動作を説明するための波形図、第３図は従来の
装置の一例を示す回路図である。
Claims (1)
- 【特許請求の範囲】 変調信号として加えられるデジタル信号の入力端子と、 この入力端子に加えられるデジタル信号を反転するイン
バータと、 クロックを出力するクロック発生器と、 このクロック発生器から出力されるクロックの周波数を
１／２にする分周器と、 この分周器から出力されるクロックに従って前記入力端
子に加えられるデジタル信号および前記インバータから
出力されるデジタル信号を交互に出力するマルチプレク
サと、 このマルチプレクサから出力されるデジタル信号を前記
クロック発生器から出力されるクロックに従ってサンプ
リングしてアナログ信号に変換するＤ／Ａ変換器、 とで構成されたことを特徴とする平衡変調装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10091987A JPS63266905A (ja) | 1987-04-23 | 1987-04-23 | 平衡変調装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10091987A JPS63266905A (ja) | 1987-04-23 | 1987-04-23 | 平衡変調装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63266905A true JPS63266905A (ja) | 1988-11-04 |
Family
ID=14286752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10091987A Pending JPS63266905A (ja) | 1987-04-23 | 1987-04-23 | 平衡変調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63266905A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59189756A (ja) * | 1983-04-11 | 1984-10-27 | Sony Corp | デイジタルａｍ変調回路 |
-
1987
- 1987-04-23 JP JP10091987A patent/JPS63266905A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59189756A (ja) * | 1983-04-11 | 1984-10-27 | Sony Corp | デイジタルａｍ変調回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63266905A (ja) | 平衡変調装置 | |
| US4673887A (en) | Digital driver for fixed power amplifier | |
| KR850007175A (ko) | Pcm부호 복호기 | |
| JP2847913B2 (ja) | アナログ掛算器 | |
| US5475627A (en) | Digital wave synthesizer with address conversion for reducing memory capacity | |
| KR880010558A (ko) | 변조기 | |
| JP2973736B2 (ja) | ディジタル電話用ｃｏｄｅｃ | |
| SU1182544A1 (ru) | Нелинейный преобразователь | |
| US5003309A (en) | Apparatus having shared architecture for analog-to-digital and for digital-to-analog signal conversion | |
| JPS6029036A (ja) | アナログ・ディジタル変換回路 | |
| SU1492303A1 (ru) | Измерительный преобразователь мощности переменного тока | |
| JPH03119831A (ja) | データ伝送用信号発生器 | |
| SU980228A1 (ru) | Управл емый генератор импульсов | |
| SU1197135A1 (ru) | Автокоррел ционный приемник сигналов с двукратной фазоразностной модул цией | |
| SU720715A1 (ru) | Устройство дл кодировани звуковых сигналов | |
| SU1141536A1 (ru) | Преобразователь частоты с квазиоднополосной модул цией | |
| JP3140645B2 (ja) | アナログ・ディジタル変換器 | |
| JPH0334626A (ja) | Ｄ／ａ変換装置 | |
| JPS617888A (ja) | 変調装置 | |
| JPS62136109A (ja) | 信号発生装置 | |
| JPH0758638A (ja) | Ａ／ｄ変換装置 | |
| JPH02216915A (ja) | 多点測定装置 | |
| JPS59207733A (ja) | Ａ／ｄコンバ−タ | |
| JPS6331122B2 (ja) | ||
| JPS6260325A (ja) | 信号切換装置 |