JPS63276272A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPS63276272A JPS63276272A JP11281387A JP11281387A JPS63276272A JP S63276272 A JPS63276272 A JP S63276272A JP 11281387 A JP11281387 A JP 11281387A JP 11281387 A JP11281387 A JP 11281387A JP S63276272 A JPS63276272 A JP S63276272A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- conductive layer
- film
- oxide film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置、特に、二重ゲート構造を持つ
不揮発性半導体記憶装置における第１の伝導層と第２の
伝導層との間にある第２ゲートの絶縁酸化膜の構造およ
び、その形成方法に関するものである。
不揮発性半導体記憶装置における第１の伝導層と第２の
伝導層との間にある第２ゲートの絶縁酸化膜の構造およ
び、その形成方法に関するものである。
（従来の技術）
第３図（ａ）、（ｂ）、（ＣＪ、（ｄ）は、従来の製造
工程に従った二重ゲート構造を持つ不揮発性半導体記憶
装置の一例の各要部断面図である。図において、！はシ
リコン基板、２は、この基板！」二に形成された素子間
分離絶縁膜、３は第１ゲート酸化膜、４は、第１の伝導
層である多結晶シリコン膜（以Ｆ、第１ゲート電極とい
う）、８は第２ゲート酸化１１Ｑ、９は、第２の伝導層
である多結晶シリコン膜（以ド、第２ゲート電極という
）である。
工程に従った二重ゲート構造を持つ不揮発性半導体記憶
装置の一例の各要部断面図である。図において、！はシ
リコン基板、２は、この基板！」二に形成された素子間
分離絶縁膜、３は第１ゲート酸化膜、４は、第１の伝導
層である多結晶シリコン膜（以Ｆ、第１ゲート電極とい
う）、８は第２ゲート酸化１１Ｑ、９は、第２の伝導層
である多結晶シリコン膜（以ド、第２ゲート電極という
）である。
以）”、第３図を用いて従来の製造方法を説明する。
まず、第３図（ａ）に示すように、シリコン基板１のフ
ィールド領域に、選択酸化法によりフィールド酸化膜２
を形成し、素子形成領域に熱酸化により第１ゲート酸化
［３を形成する。そして全面に多結晶シリコン１漠４を
成長させ、写真製版により第１ゲート電極を形成する。
ィールド領域に、選択酸化法によりフィールド酸化膜２
を形成し、素子形成領域に熱酸化により第１ゲート酸化
［３を形成する。そして全面に多結晶シリコン１漠４を
成長させ、写真製版により第１ゲート電極を形成する。
次に、第３図（ｂ）に示すように第１ゲート電極である
多結晶シリコン膜４上に第２ゲート絶縁膜８（例えばシ
リコン酸化膜）を熱酸化法、化学的気相成長法を用いて
形成する。
多結晶シリコン膜４上に第２ゲート絶縁膜８（例えばシ
リコン酸化膜）を熱酸化法、化学的気相成長法を用いて
形成する。
ついで、第３図（ｃ）に示すように、第２ゲート電極で
ある多結晶シリコン膜９を、第２ゲート酸化膜８上に、
化学気相成長法等により形成する。
ある多結晶シリコン膜９を、第２ゲート酸化膜８上に、
化学気相成長法等により形成する。
（発明が解決しようとする問題点）
従来のこの種の半導体装置の製造方法は、第３図（ｄ）
に、（ｃ）図の要部を拡大して示すように、多結晶シリ
コン４のエツジ上に第２ゲート酸化膜８が形成されてお
り、このエツジ上の絶縁膜の絶縁性が悪いため絶縁破壊
に至る電圧（以下、このような電圧を耐圧と呼ぶ）が低
く、第２ゲート電極９にある一定以上の電圧を印加する
と、第１ゲート電極４と第２ゲート電極９との間の絶縁
が不能となるという問題点があった。また第２ゲート電
Ｖｉ４４中に電荷を溜めておくときの電荷の保持特性が
悪いという問題があった。
に、（ｃ）図の要部を拡大して示すように、多結晶シリ
コン４のエツジ上に第２ゲート酸化膜８が形成されてお
り、このエツジ上の絶縁膜の絶縁性が悪いため絶縁破壊
に至る電圧（以下、このような電圧を耐圧と呼ぶ）が低
く、第２ゲート電極９にある一定以上の電圧を印加する
と、第１ゲート電極４と第２ゲート電極９との間の絶縁
が不能となるという問題点があった。また第２ゲート電
Ｖｉ４４中に電荷を溜めておくときの電荷の保持特性が
悪いという問題があった。
この発明は、上記のような従来の製造方法の問題点を解
消するためになされたもので、第１ゲート電極と第２ゲ
ート電極間の絶縁膜耐圧向上と、第１ゲート電極中の電
荷の保持特性を改善することができる半導体装置と、そ
の製造方法を提供することを目的としている。
消するためになされたもので、第１ゲート電極と第２ゲ
ート電極間の絶縁膜耐圧向上と、第１ゲート電極中の電
荷の保持特性を改善することができる半導体装置と、そ
の製造方法を提供することを目的としている。
（問題点を解決するための手段）
このため、この発明に係る半導体装置の製造方法におい
ては、第１ゲート電極である多結晶シリコンの上部を窒
化ケイ素で覆い、側壁部を酸化して、該窒化部を除去し
、第１ゲート電極である多結晶シリコンを次の第２ゲー
ト絶縁膜の厚さ以」ニエッチングした後に多結晶シリコ
ン上に第２ゲート絶縁膜を形成する工程を採用すること
により、前記目的を達成しようとするものである。
ては、第１ゲート電極である多結晶シリコンの上部を窒
化ケイ素で覆い、側壁部を酸化して、該窒化部を除去し
、第１ゲート電極である多結晶シリコンを次の第２ゲー
ト絶縁膜の厚さ以」ニエッチングした後に多結晶シリコ
ン上に第２ゲート絶縁膜を形成する工程を採用すること
により、前記目的を達成しようとするものである。
（作用）
以上のような製造方法により形成されたこの発明に係る
半導体装置は、第１ゲート多結晶シリコンの側壁酸化膜
により、第１ゲート多結晶シリコンのエツジ部分の酸化
膜厚が厚くなって、絶縁耐圧が向上され、また、第１ゲ
ート電極中の電荷保持特性が改善される。
半導体装置は、第１ゲート多結晶シリコンの側壁酸化膜
により、第１ゲート多結晶シリコンのエツジ部分の酸化
膜厚が厚くなって、絶縁耐圧が向上され、また、第１ゲ
ート電極中の電荷保持特性が改善される。
（実施例）
以下に、この発明を実施例に基づいて説明する。第１図
（ａ）、（ｂ）、（ｅ）および第２図（ａ）、（ｂ）、
（ｃ）に、この発明に係る不発揮性半導体記憶装置の製
造方法の一実施例の工程順に従った各要部断面図を示す
。本実施例の製造−方法に葛いては、シリコン基板ｉ上
にフィールド酸化膜２、第１ゲート酸化膜３を形成した
のち、第１ゲート多結晶シリコン膜４を化学的気相成長
法で成長させ、ついで熱酸化法により、第１ゲート多結
晶シリコン４の上部に薄く酸化膜５を形成する。しかる
のち、その上に、化学気相成長法により窒化ケイ素１ｇ
１６を成長させる（第１図（ａ））。自己整合により、
第１多結晶シリコン４の上部のみが酸化ＷＡ５と窒化ケ
イ素膜６とで覆われているようにして（第１図（ｂ））
、熱酸化法により、第１ゲート多結晶シリコンの側壁部
のみに酸化＋１Ｑ７を形成する（第１図（Ｃ））。
（ａ）、（ｂ）、（ｅ）および第２図（ａ）、（ｂ）、
（ｃ）に、この発明に係る不発揮性半導体記憶装置の製
造方法の一実施例の工程順に従った各要部断面図を示す
。本実施例の製造−方法に葛いては、シリコン基板ｉ上
にフィールド酸化膜２、第１ゲート酸化膜３を形成した
のち、第１ゲート多結晶シリコン膜４を化学的気相成長
法で成長させ、ついで熱酸化法により、第１ゲート多結
晶シリコン４の上部に薄く酸化膜５を形成する。しかる
のち、その上に、化学気相成長法により窒化ケイ素１ｇ
１６を成長させる（第１図（ａ））。自己整合により、
第１多結晶シリコン４の上部のみが酸化ＷＡ５と窒化ケ
イ素膜６とで覆われているようにして（第１図（ｂ））
、熱酸化法により、第１ゲート多結晶シリコンの側壁部
のみに酸化＋１Ｑ７を形成する（第１図（Ｃ））。
第２図（ａ）、（ｂ）、（ｃ）は、その後の各工程を示
す各要部断面図である。まず、第２図（ａ）に示すよう
に、前工程第１図（Ｃ）における窒化ケイ素膜６と熱酸
化膜５とを除去し、第１ゲート多結晶シリコン４を、次
の工程で形成する第２ゲート絶ＭＩＩ！８の厚さより少
し厚めにエツチングする。そして、この上に熱酸化法、
または化学気相成長法により第２ゲート絶縁膜８を成長
させ（第２図（ｂ））、ついで、その上に、第２ゲート
電極９である多結晶シリコン、タングステンサイドなど
を形成する（第２図（Ｃ））。
す各要部断面図である。まず、第２図（ａ）に示すよう
に、前工程第１図（Ｃ）における窒化ケイ素膜６と熱酸
化膜５とを除去し、第１ゲート多結晶シリコン４を、次
の工程で形成する第２ゲート絶ＭＩＩ！８の厚さより少
し厚めにエツチングする。そして、この上に熱酸化法、
または化学気相成長法により第２ゲート絶縁膜８を成長
させ（第２図（ｂ））、ついで、その上に、第２ゲート
電極９である多結晶シリコン、タングステンサイドなど
を形成する（第２図（Ｃ））。
上記実施例の製造方法により形成されたこの半導体装置
の構造（第２図（Ｃ））から明らかなように、この実施
例において紘、第１ゲート多結晶シリコン４のエツジ部
上の第２ゲート絶縁膜８が、側壁酸化Ｍ７のために厚く
なっておりエッジ部分の絶縁膜の耐圧能力が向上して、
前記目的を達成することができる。
の構造（第２図（Ｃ））から明らかなように、この実施
例において紘、第１ゲート多結晶シリコン４のエツジ部
上の第２ゲート絶縁膜８が、側壁酸化Ｍ７のために厚く
なっておりエッジ部分の絶縁膜の耐圧能力が向上して、
前記目的を達成することができる。
（発明の効果）
以上説明したように、この発明方法によれば、第１ゲー
ト電極のエツジ−Ｅの絶縁膜厚を厚くしたため、第１ゲ
ート電極と第２ゲート電極間の絶縁膜の耐圧能力が向上
し、また、第１ゲート電極の電荷の保持特性が改善され
るという効果が得られる。
ト電極のエツジ−Ｅの絶縁膜厚を厚くしたため、第１ゲ
ート電極と第２ゲート電極間の絶縁膜の耐圧能力が向上
し、また、第１ゲート電極の電荷の保持特性が改善され
るという効果が得られる。
第１図（ａ）、（ｂ）、（ｃ）、第２図（ａ）、（ｂ）
、（ｃ）にこの発明による不揮発性半導体記憶装置の製
造Ｔ稈に従った各要部断面図、第３図（ａ）、（ｂ）、
（ｃ）、（ｄ）に、従来の上記半導体装置の製造−り程
に従った各要部断面図を示す。 図中、１はシリコン基板、２はフィールド酸化膜、３は
ゲート酸化膜、４は、第１の伝導層第１ゲート電極、５
は薄い熱酸化膜、６は窒化ケイ素膜、７は熱側壁の熱酸
化膜、８は第２ゲート絶縁膜、９は第２ゲート電極であ
る。 なお、各図中、同一符号は、同一または相当構成要素を
示す。
、（ｃ）にこの発明による不揮発性半導体記憶装置の製
造Ｔ稈に従った各要部断面図、第３図（ａ）、（ｂ）、
（ｃ）、（ｄ）に、従来の上記半導体装置の製造−り程
に従った各要部断面図を示す。 図中、１はシリコン基板、２はフィールド酸化膜、３は
ゲート酸化膜、４は、第１の伝導層第１ゲート電極、５
は薄い熱酸化膜、６は窒化ケイ素膜、７は熱側壁の熱酸
化膜、８は第２ゲート絶縁膜、９は第２ゲート電極であ
る。 なお、各図中、同一符号は、同一または相当構成要素を
示す。
Claims (2)
- （１）二重ゲート構造をもつ不揮発性半導体記憶装置の
製造方法において、第１の伝導層を形成したのち、熱酸
化法により薄い酸化膜を形成し、ついで、化学気相成長
法により、窒化ケイ素膜を成長させる工程と、前記第１
の伝導層を選択的にエッチングし、その側壁に熱酸化法
により薄く酸化膜を形成する工程と、前記窒化ケイ素膜
と薄い酸化膜とを除去したのち、前記第１の伝導層を、
エッチングして、その上に第２ゲート絶縁膜を形成し、
ついで第２の伝導層を形成する工程とからなることを特
徴とする半導体製造方法。 - （２）二重ゲート構造をもつ不揮発性半導体記憶装置に
おいて、第１の伝導層のエッジ上の第２ゲート絶縁膜の
膜厚を、第１の伝導層表面の膜厚よりも厚く構成したこ
とを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11281387A JPS63276272A (ja) | 1987-05-07 | 1987-05-07 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11281387A JPS63276272A (ja) | 1987-05-07 | 1987-05-07 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63276272A true JPS63276272A (ja) | 1988-11-14 |
Family
ID=14596174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11281387A Pending JPS63276272A (ja) | 1987-05-07 | 1987-05-07 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63276272A (ja) |
-
1987
- 1987-05-07 JP JP11281387A patent/JPS63276272A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0465548B2 (ja) | ||
| JPS61198780A (ja) | 半導体装置の製造方法 | |
| JPH05206451A (ja) | Ｍｏｓｆｅｔおよびその製造方法 | |
| JP3071302B2 (ja) | 半導体素子の製造方法 | |
| US5238863A (en) | Process for fabricating gate insulating structure of a charge coupled device | |
| US5104821A (en) | Method for fabricating stacked capacitors in a DRAM cell | |
| US6521942B2 (en) | Electrically programmable memory cell | |
| JP2503621B2 (ja) | 半導体装置の製造方法 | |
| JPS63276272A (ja) | 半導体装置およびその製造方法 | |
| JPH0230186B2 (ja) | ||
| JP2002009183A (ja) | 半導体記憶装置およびその製造方法 | |
| JPH1167936A (ja) | 半導体記憶装置の製造方法 | |
| KR950003225B1 (ko) | 절연막의 제조 방법 | |
| JPH0142147B2 (ja) | ||
| KR960005565B1 (ko) | 반도체 기억 장치 및 제조방법 | |
| JPH05183156A (ja) | 半導体装置及びその製造方法 | |
| JPH0945798A (ja) | 半導体記憶装置の製造方法 | |
| JP2001168202A (ja) | 半導体装置 | |
| US20020168818A1 (en) | Method to manufacture a split gate P+ EEPROM memory cell | |
| JPH0669097B2 (ja) | 電界効果型トランジスタ | |
| JPH0629541A (ja) | 半導体装置の製造方法 | |
| JPH0936358A (ja) | 半導体装置の製造方法 | |
| JPH08335675A (ja) | 半導体装置の製造方法 | |
| JPS62296470A (ja) | 半導体装置の製造方法 | |
| JPH0629542A (ja) | 半導体装置の製造方法 |