JPS63314865A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ この発咀は、通常のＮＰＮトランジスタと共に、基板Ｐ
ＮＰトランジスタを含み構成されるようにする、特に基
板ＰＮＰトランジスタ部分を改良したモノシリツクＩＣ
を構成する半導体装置に関する。

［従来の技術］ モノリシックＩＣに内蔵されるようになる基板ＰＮＰト
ランジスタにあっては、Ｐ型基板上に形成されるＮ型エ
ピタキシャル層にベース領域およびエミッタ領域を形成
し、上記Ｐ型基板部をコレクタとして用いるように構成
している。したがって、このＰＮＰトランジスタにおけ
る電流増幅率は、上記Ｎ型エピタキシャル層の厚さに影
響されるようになり、このエピタキシャル層が薄くなる
とその電流増幅率も大きくなる。すなわち、このＰＮＰ
トランジスタを含み構成されるモノリシックＩＣの集積
度を向上させるために、Ｎ型エピタキシャル層を薄くす
るようにすると、上記基板ＰＮＰトランジスタノ増幅率
が大きくなり、このＩＣ回路が発振をするようになって
しまう。そして、このような発振動作を阻止するために
Ｎ型エピタキシャル層を厚くすると、集積度を向上させ
ることが困難となるものである。

［発明が解決しようとする問題点］ この発明は上記のような点に鑑みなされているもので、
例えばＮＰＮトランジスタと共に構成されるようになる
モノリシックＩＣを構成する基板ＰＮＰトンジスタにお
いて、その電流増幅率がＮ型エピタキシャル層の厚さに
影響されることなく制御１することかでき、不要な発振
動作が抑制できるようにした半導体装置を提供しようと
するものである。

［問題点を解決するための手段］ すなわち、この発明に係る半導体装置にあっては、Ｐ型
基板とこの基板上に形成されたＮ型エピタキシャル層と
の境界部分に、ＮＰＮ型トランジスタを構成するＮ型埋
め込み層と同様のＮ型埋め込み層を、領域を特定する状
態で拡散形成するものであり、上記Ｎ型エピタキシャル
層部分にベース領域さらにエミッタ領域が形成され、上
記ベース領域とコレクタとなるＰ型基板との間に電流が
流されるように構成するものである。

［作用コ 上記のように構成される半導体装置にあっては、ＮＰＮ
トランジスタと同様な工程で基板ＰＮＰトランジスタが
構成されるようになる。そして、この基板ＰＮＰトラン
ジスタにおいて、Ｐ型基板とＮ型エピタキシャル層の境
界部分に形成されたＮ型埋め込み層の不純物１１度は他
の部分に比較して高い状態となるものであるため、他の
Ｎ型ｆｔ域に比べてこのＮ型埋め込み層においてベース
電流と再結合するエミッタ電流の割合いが多くなる。し
たがって、Ｎ型埋め込み層の領域が大きい程ベース電流
は増加するようになるものであるが、この場合コレクタ
電流は増加しないような状態となり、ベース電流を増加
させることによって電流増幅率が小さく制御できるよう
になるものである。

［発明の実施例コ 以下、図面を参照してこの発明の一実施例を説明する。

この実施例にあっては、その製造過程にしたがってその
構成を説明するもので、第１図で示すように１つのＰ型
基板１１にこの発明に係る基板ＰＮＰＮＰＮランジスタ
Ａと通常のＮＰＮトランジスタを形成する領域Ｂとが設
定されるものとする。

すなわち、上記Ｐ型基板１１上には、領域Ａに対応して
Ｎ型の不純物を拡散させることによって一対のＮ型埋め
込み層１２１．１２２が形成されるようにする。また領
域Ｂに対応してはＮ型埋め込み層１３が形成されるもの
で、この埋め込み層１２１．１２２．１３は同一の工程
によって形成されるものである。そして、この埋め込み
層１２１．１２２．１３の形成されたＰ型基板１１上に
、例えば１０μｍの厚さでＮ型エピタキシャル層１４を
形成する。

このようにしてＮ型埋め込み１１２１．１２２．１３が
形成され、さらにＮ型エピタキシャル層１４が形成され
たならば、第２図で示すように選択拡散法を用いてＰ型
アイソレーション層１５を形成する。

そして、このアイソレーション層で囲まれたＮ型エピタ
キシャル層１４の領域Ａに対応する範囲、ざらにｌｌ１
ｉ！８に対応する範囲部分にそれぞれＮ型のベース拡散
層１６および１７を、例えば３μｍの厚さで形成する。

そして、領域Ａにおいては、上記Ｎ型ベース拡散層１６
に並ぶようにして、Ｎ型エピタキシャル７１ｉ１１４内
に位置して、例えば厚さ２μｍでＮ型エミッタ拡散層１
８を形成し、このエミッタ拡散層１８と同時に領域Ｂの
Ｐ型ベース拡散層１７に対応する部分にＮ型エミッタ拡
散層１９を形成させるようにする。この場合、領ＭＢの
Ｎエピタキシャル１ｌｉ１１４内には、さらにＮ型コレ
クタ接点拡散層２０が形成される。

このようにして、拡散層１６〜２０が形成されたならば
、Ｐ型基板１１上を覆うようにして酸化膜による絶縁層
２１を形成する。

この絶縁１２１上には、領域ＡおよびＢにそれぞれ形成
される基板ＰＮＰトランジスタ、および順ｔ４ｔＢのＮ
ＰＮトランジスタのそれぞれ配線電極が形成されるよう
にする。このため上記絶縁層２１には、Ｐ型ベース拡散
層１６および１７、Ｎ型エミッタ拡散層１８および１９
、Ｎ型コレクタ接点拡散層２０、さらにＰ型アイソレー
ションＩｌ！１ｉ１５部分に対応して、それぞれに対応
して基板に至るコンタクト孔を開口形成し、このそれぞ
れのコンタクト孔それぞれに対応して導出電極となるア
ルミニウム配線２２〜２７を形成させる。そして、基板
ＰＮＰトランジスタを含んだバイポーラＩＣが構成され
るようになるものである。

このようにして形成された領域Ａの基板ＰＮＰトランジ
スタにあっては、Ｎ型埋め込み層１２１および１２２の
不純物濃度は、他のＮ型エピタキシャル層１４部分の不
純物濃度に比較して高い状態にある。したがって、この
Ｎ型埋め込み層１２１および１２２において、他のＮ型
埋め込み層に比べてベース電流と再結合するエミッタ電
流の割合いが多くなるものであり、したがってＮ型埋め
込み層１２１および１２２の領域の大きい程、具体的に
は上記実施例におけるＮ型埋め込み１１１２１と１２２
との間隔１２３が小さい程、ベース電流が増加するよう
になる。ここで、電流増幅率ｈｆｅは ｈｆｅ−（コレクタ電流）／クベース電流）で表現され
る。またコレクタ電流は次のように表現される。

（コレクタ電流） ＝（エミッタ電流）−（ベース電流） 電流増幅率ｈｆｅは、通常゛１００”程度であり、上記
のようにベース電流が増加した状態となっても、コレク
タ電流はほとんど変化していないものと考えられる。し
たがって、ベース電流を増加させることによって、Ｎ流
増幅率ｈｆｅが小さく制御できるようになるものである
。

このように構成されたトランジスタは、電流が基板１１
に対してその厚さ方向に流れる基板ＰＮＰトンジスタで
ある。したがって、基板の面と同じ水平方向に流れるよ
うになるラテラルＰＮＰトランジスタに比較して、Ｎ型
ベース領域、Ｐ型コレクタ領域を同一平面上に形成させ
るようにする必要がなく、小さな素子面積によってこの
ＰＮＰトランジスタが形成できるようになる。

上記実施例にあっては、基板ＰＮＰトランジスタを構成
する領域のＰ型基板１１とＮ型エピタキシャル層１４と
の境界部分に一対のＮ型埋め込み層１２１．１２２を形
成し、この埋め込み層１２１と１２２と間隔部１２３の
距離によってベース電流を制御設定できるように説明し
た。しかし、上記したようにＮ型埋め込み層の領域の大
きさによってベース宵流山が設定制御できるものである
ため、例えば第４図で示すようにエミッタ領域の下の部
分に領域を特定して１つのＮ型埋め込み層１２を形成す
るようにしてもよい。すなわち、このＮ型埋め込み層１
２の大ぎさに対応してベース電流量が決定されるように
なるものである。

また、このような基板ＰＮＰトランジスタは、例えば埋
め込み層を有するバイポーラＣＭＯ８の製造工程におい
ても同様に形成できるものである。

［発明の効果コ 以上のようにこの発明に係る半導体Ｅｌｆｆにあっては
、ラテラルＮＰＮトランジスタと同様の工程で基板ＰＮ
Ｐトランジスタが形成されるものであり、このＰＮＰト
ランジスタにおいて、エミッタからコレクタに向かう電
流の一部が、基板とＮ型エピタキシャル層との間に形成
されるようになるＮ型埋め込み層によって妨害されてベ
ース電流として消費されるようになる。したがって、こ
の基板ＰＮＰトランジスタの電流増幅率は、上記Ｎ型埋
め込み層によって小さくなるように制御されるようにな
る。この場合上記Ｎ型埋め込み層の設定領域は、この埋
め込み層を形成するときのマスクの変更によって任意に
設定制御できるものであり、Ｎ型エピタキシャル層を薄
くした状態で、簡単に電流増幅率の制御設定される基板
ＰＮＰトランジスタが形成されるようになるものである
。

【図面の簡単な説明】

第１図乃至第３図はそれぞれこの発明の一実施例に係る
半導体装置の構成をその製造工程にしたがって順次説明
するための断面構成図、第４図はこの発明の他の実施例
を示す断面構成図である。 １１・・・Ｐ型基板、１２．１２１．１２２．１３・・
・Ｎ型埋め込み層、１４・・・Ｎ型エピタキシャル層、
１５・・・Ｐ型アイソレーション層、１６．１７・・・
Ｐ型ベース拡散層、１８．１９・・・Ｎ型エミッタ拡散
層、２０・・・Ｎ型コレクタ接点拡散層、２１・・・絶
縁層、１２３・・・間隔部。 出願人代理人　弁理士　鈴江武彦 ８　　　　　　　　　　　　Ａ 第１図 ＠３図 第４図

Claims (1)

1. 【特許請求の範囲】 　Ｐ型基板上に形成されたＮ型エピタキシャル層と、 このＮ型エピタキシャル層の表層部分に対応して形成さ
   れたＰ型のベース領域、およびＮ型のエミッタ領域と、 上記Ｐ方基板とＮ型エピタキシャル層の境界部分にＮ型
   不純物を拡散して形成したＮ型埋め込み層とを具備し、 上記Ｐ型基板部分をコレクタとしてＰＮＰトランジスタ
   が形成されるようにしたことを特徴とする半導体装置。