JPS633438A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS633438A JPS633438A JP14856486A JP14856486A JPS633438A JP S633438 A JPS633438 A JP S633438A JP 14856486 A JP14856486 A JP 14856486A JP 14856486 A JP14856486 A JP 14856486A JP S633438 A JPS633438 A JP S633438A
- Authority
- JP
- Japan
- Prior art keywords
- polyimide film
- conductor layer
- adhesion
- polyimide
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特にシリコンを
含有するポリイミド膜を導体層と導体層との間の絶縁膜
とする多層配線を含む半導体装置の製造方法に関する。
含有するポリイミド膜を導体層と導体層との間の絶縁膜
とする多層配線を含む半導体装置の製造方法に関する。
ポリイミド膜を多層配線の眉間絶縁膜として用いると、
ポリイミド膜を半導体ウェーハ表面に塗布することＫよ
って形成するので、凸凹がある程度均ら畑れて平坦性が
良くなり、しかも形成方法が簡愛であるという利点があ
る。
ポリイミド膜を半導体ウェーハ表面に塗布することＫよ
って形成するので、凸凹がある程度均ら畑れて平坦性が
良くなり、しかも形成方法が簡愛であるという利点があ
る。
しかしながら、通常用いられているジアミンと芳香族テ
トラカルボン酸の二成分系のポリイミド膜、例えばジア
ミノジフェニルニーテルトペン７ｇフェノンテトラカル
ボン酸の二成分系であるポリイミド膜は、 （１）に示すような分子構造によって、ポリイミド膜の
下地に存在するシリコン系無機化合物例えばＳｉｎ、膜
に対する密着性が悪いという欠点を有していた。
トラカルボン酸の二成分系のポリイミド膜、例えばジア
ミノジフェニルニーテルトペン７ｇフェノンテトラカル
ボン酸の二成分系であるポリイミド膜は、 （１）に示すような分子構造によって、ポリイミド膜の
下地に存在するシリコン系無機化合物例えばＳｉｎ、膜
に対する密着性が悪いという欠点を有していた。
そこで、従来の半導体装置の製造方法の一例として、ジ
アミンと芳香族テトラカルボン酸の二成分以外に５ｔ−
０結合を有するジアミノシロキサン、例えば を数多含有するポリイミド膜を使うことにより、下地シ
リコン系無機化合物との密着性を高めるという方法があ
る（％開昭５９−１０７５２２号公報）。
アミンと芳香族テトラカルボン酸の二成分以外に５ｔ−
０結合を有するジアミノシロキサン、例えば を数多含有するポリイミド膜を使うことにより、下地シ
リコン系無機化合物との密着性を高めるという方法があ
る（％開昭５９−１０７５２２号公報）。
しかしながら、この従来例では、ポリイミド膜の下地と
の密着性は良くなるが、今後はポリイミド膜上に形成さ
れる導体層との密着性が悪くなる。
の密着性は良くなるが、今後はポリイミド膜上に形成さ
れる導体層との密着性が悪くなる。
これは、ポリイミド膜形成時に施される熱処理によって
ポリイミド分子の重合が進み、その結果ポリイミド膜上
に形成される膜と結合するための、不安定な結合の手が
ポリイミド膜表面に殆んど存在しなくなるためによると
考えられる。
ポリイミド分子の重合が進み、その結果ポリイミド膜上
に形成される膜と結合するための、不安定な結合の手が
ポリイミド膜表面に殆んど存在しなくなるためによると
考えられる。
従って、この従来例では、ポリイミド膜表面を、０、、
Ａｒ、Ｎ、などのガスでスパッタエツチングすることに
より荒らし、ポリイミド膜表面上に形成される導体層と
の密着性を高める必要がある（特開昭５１−１１１０９
０号公報）。
Ａｒ、Ｎ、などのガスでスパッタエツチングすることに
より荒らし、ポリイミド膜表面上に形成される導体層と
の密着性を高める必要がある（特開昭５１−１１１０９
０号公報）。
上述した従来の半導体装置の製造方法は、ポリイミド膜
とその上に形成される導体層との密着性を良くするため
にポリイミド膜表面を、０□、Ａ、。
とその上に形成される導体層との密着性を良くするため
にポリイミド膜表面を、０□、Ａ、。
Ｎ２等のガスでスパッタエツチングして荒らすという工
程が入るために、非常（て時間が掛る上にポリイミド表
面のエツチングによってスパッタエツチング装置の真空
系の部分を劣化させるという欠点がある。
程が入るために、非常（て時間が掛る上にポリイミド表
面のエツチングによってスパッタエツチング装置の真空
系の部分を劣化させるという欠点がある。
本発明の目的は、ポリイミド膜とその下地との密着性を
低下せずに、ポリイミド膜とその上に形成する導体層と
の密着性を向上する比較的簡単で時間が掛からずしかも
特別な装置を必要としない半導体装置の製造方法を提供
することにある。
低下せずに、ポリイミド膜とその上に形成する導体層と
の密着性を向上する比較的簡単で時間が掛からずしかも
特別な装置を必要としない半導体装置の製造方法を提供
することにある。
本発明の半導体装置の製造方法は、半導体基板上の所定
の位置に第１の導体層を所定のパターンで形成する工程
と、前記第１の導体層を覆うようにシリコンを含有する
ポリイミド膜を形成する工程と、前記ポリイミド膜を所
定のパターンに形成する工程と、フッ酸溶液によって前
記ポリイミド膜の表面を処理して前記ポリイミド膜の表
面を覆うように第２の導体層を形成する工程とを含んで
構成される。
の位置に第１の導体層を所定のパターンで形成する工程
と、前記第１の導体層を覆うようにシリコンを含有する
ポリイミド膜を形成する工程と、前記ポリイミド膜を所
定のパターンに形成する工程と、フッ酸溶液によって前
記ポリイミド膜の表面を処理して前記ポリイミド膜の表
面を覆うように第２の導体層を形成する工程とを含んで
構成される。
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めに工程項に示した半導体チップの断面図である。
めに工程項に示した半導体チップの断面図である。
この実施例では、第１図（ａ）に示すように、先ず、第
１層配線２を形成した半導体基板１上にジアミン、芳香
族テトラカルボン酸及びジアミノシロキサンの三成分か
らなりシリコンを含有したポリイミド膜３を形成する。
１層配線２を形成した半導体基板１上にジアミン、芳香
族テトラカルボン酸及びジアミノシロキサンの三成分か
らなりシリコンを含有したポリイミド膜３を形成する。
次に、第１図（′ｂ）に示すように、ポリイミド膜３に
スルーホールを開口する。
スルーホールを開口する。
続いて、第１図（ｅ）に示すように、５チフツ酸溶液に
半導体ウェーハを１分間浸漬し、１０分間純水洗浄をし
た後に遠心乾燥をする。
半導体ウェーハを１分間浸漬し、１０分間純水洗浄をし
た後に遠心乾燥をする。
更に、第１図（ｄ）に示すように１スパツター法により
Ｍ等の導体層ｌをポリイミド膜３を覆うように形成し、
周知の方法でパターニングを行ない第２層配線４を作る
。
Ｍ等の導体層ｌをポリイミド膜３を覆うように形成し、
周知の方法でパターニングを行ない第２層配線４を作る
。
以上のように、この実施例では、ポリイミド膜表面をフ
ッ酸溶液によって処理することにより、ポリイミド膜表
面に存在するポリイミド分子中の５ｔ−０成分を除去し
、表面のポリイミド分子が切断されることＫより発生す
る不安定な結合の手がポリイミド膜上に形成される導体
層と結合し易くなり、密着性が向上し剥れにくい良好な
多層配線構造を有する半導体装置が実現できる。
ッ酸溶液によって処理することにより、ポリイミド膜表
面に存在するポリイミド分子中の５ｔ−０成分を除去し
、表面のポリイミド分子が切断されることＫより発生す
る不安定な結合の手がポリイミド膜上に形成される導体
層と結合し易くなり、密着性が向上し剥れにくい良好な
多層配線構造を有する半導体装置が実現できる。
以上説明したように本発明は、シリコンを含有するポリ
イミド膜を多層配線の層間絶縁膜として用いる半導体装
置を製造する際に、ポリイミド膜上の導体層を形成する
前に１ポリイミド膜表面をフッ酸溶液で処理することに
よって、ポリイミド膜とその上の導体層との密着性を向
上して剥れにくい多層配線を形成できるという効果があ
る。
イミド膜を多層配線の層間絶縁膜として用いる半導体装
置を製造する際に、ポリイミド膜上の導体層を形成する
前に１ポリイミド膜表面をフッ酸溶液で処理することに
よって、ポリイミド膜とその上の導体層との密着性を向
上して剥れにくい多層配線を形成できるという効果があ
る。
又、この効果を確認するために、シリコンを含有するポ
リイミド股上にＭの第２層配線を形成した試料を二種類
、即ち、第２層配線形成前にフッ酸溶液の処理を行なっ
た試料Ａ１行なわなかった試料Ｂのそれぞれに対して、
ＪＩＳ−ＤＯ２０２に従った接着強度試験を行なってみ
た。その結果、接着不良率は試料ＡがＯ／１００試料Ｂ
が１００／１００となり、本発明の効果が確認された。
リイミド股上にＭの第２層配線を形成した試料を二種類
、即ち、第２層配線形成前にフッ酸溶液の処理を行なっ
た試料Ａ１行なわなかった試料Ｂのそれぞれに対して、
ＪＩＳ−ＤＯ２０２に従った接着強度試験を行なってみ
た。その結果、接着不良率は試料ＡがＯ／１００試料Ｂ
が１００／１００となり、本発明の効果が確認された。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
−めに工程順に示した半導体チップの断面図である。 １・・・・・・半導体基板、２・・・・・・第１層配線
、３・・・・・・ポリイミド膜、４・・・・・・第２層
配線。 （ｃＬ） （ｂ） 茅１ 口
−めに工程順に示した半導体チップの断面図である。 １・・・・・・半導体基板、２・・・・・・第１層配線
、３・・・・・・ポリイミド膜、４・・・・・・第２層
配線。 （ｃＬ） （ｂ） 茅１ 口
Claims (1)
- 半導体基板上の所定の位置に第１の導体層を所定のパタ
ーンで形成する工程と、前記第１の導体層を覆うように
シリコンを含有するポリイミド膜を形成する工程と、前
記ポリイミド膜を所定のパターンに形成する工程と、フ
ッ酸溶液によって前記ポリイミド膜の表面を処理して前
記ポリイミド膜の表面を覆うように第２の導体層を形成
する工程とを含むことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14856486A JPS633438A (ja) | 1986-06-24 | 1986-06-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14856486A JPS633438A (ja) | 1986-06-24 | 1986-06-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS633438A true JPS633438A (ja) | 1988-01-08 |
Family
ID=15455569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14856486A Pending JPS633438A (ja) | 1986-06-24 | 1986-06-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS633438A (ja) |
-
1986
- 1986-06-24 JP JP14856486A patent/JPS633438A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4763463B2 (ja) | 基板とパワーエレクトロニクス素子を備えた装置およびその製造方法 | |
| JPH06120351A (ja) | 半導体装置の製造方法 | |
| JPS5982746A (ja) | 半導体装置の電極配線方法 | |
| JPH0341796A (ja) | シロキサンポリイミドのラミネートの形成方法 | |
| JPS6244812B2 (ja) | ||
| JPS6030153A (ja) | 半導体装置 | |
| JPS61182245A (ja) | 複数の半導体集積回路を接続する薄膜状の相互接続信号面を形成する方法及び素子 | |
| US4447824A (en) | Planar multi-level metal process with built-in etch stop | |
| JP4797368B2 (ja) | 半導体装置の製造方法 | |
| JPS633438A (ja) | 半導体装置の製造方法 | |
| CN100517610C (zh) | 半导体元件的处理方法以及半导体元件的形成方法 | |
| TW501225B (en) | Element with at least two adjacent isolation-layers and its production method | |
| JPH0547720A (ja) | 自然酸化膜の除去方法 | |
| JPH0428231A (ja) | 半導体装置の製造方法 | |
| JP3630222B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0194621A (ja) | 半導体装置の製造方法 | |
| JPH0684908A (ja) | 半導体装置およびその製造方法 | |
| JPH05152444A (ja) | 半導体装置の製造方法 | |
| JP2003338501A (ja) | 基体のパッケージング方法 | |
| JPH04307737A (ja) | 半導体装置の製造方法 | |
| KR100260356B1 (ko) | 반도체소자의 다층 금속배선 형성방법 | |
| JPH05190689A (ja) | 多層配線形成法 | |
| JPS6037150A (ja) | 半導体装置の製造方法 | |
| JPS61234051A (ja) | 多層配線構造体 | |
| JPS62245641A (ja) | 半導体装置のパツド部構造 |